与多种接口通信协议兼容的可编程NOC制造技术

本申请的实施例描述了一种SoC，其包括可以被重新配置为支持不同的接口通信协议的可编程NoC(105)。在一个实施例中，该NoC包括入口和出口逻辑块(115、140)，其允许SoC中的硬件元件(例如，处理器(410)、存储器(415)、可编程逻辑块(405)等)使用NoC传输和接收数据。入口和出口逻辑块可以首先被配置为支持用于与硬件元件接口的特定通信协议。然而，过后，用户可能希望重新配置入口和出口逻辑块以支持不同的通信协议。作为回应，SoC可以重新配置NoC，以使入口和出口逻辑块支持硬件元件使用的新通信协议。通过这种方式，可编程NoC可以支持用于与SoC中其他硬件元件接口的多种通信协议。

【技术实现步骤摘要】
【国外来华专利技术】与多种接口通信协议兼容的可编程NOC专利
本公开的示例一般涉及可编程片上网络(NetworkonaChip,NoC)，特别地，涉及重新配置NoC中的接口元件以支持不同的通信协议。
技术介绍
片上系统(SystemonChip,SoC)(例如，现场可编程门阵列FPGA、可编程逻辑设备PLD或专用集成电路ASIC)可以包含称为片上网络(NoC)的分组网络结构，其在SoC中的逻辑块之间路由数据包-例如，可编程逻辑块、处理器、存储器等。尽管NoC可以由可编程逻辑构成，但这需要SoC上的许多面积，这些面积本可以用于其他功能或电路(例如，更多的处理器、存储器或用户可用的可编程逻辑)。硬化全部或部分NoC(例如，使用非可编程电路)可以显着减少其在SoC中的占用空间，但NoC则失去了灵活性。也就是说，NoC中的硬化组件无法重新配置为支持不同的通信协议。
技术实现思路
本文描述了一种在集成电路中配置NoC的技术。一个示例在于，一种SoC，包括NoC、第一硬件逻辑块和第二硬件逻辑块。该NoC包括连接到所述第一硬件逻辑块的入口逻辑块，以及连接到所述第二硬件逻辑块的出口逻辑块，以及将所述入口逻辑块连接到所述出口逻辑块的多个互连的交换机。此外，所述入口逻辑块包括：第一编码器，其被配置为将与第一接口通信协议兼容的接收数据转换为第一数据包；第二编码器，其被配置为将与第二接口通信协议兼容的接收数据转换为第二数据包。此外，所述出口逻辑块包括：第一解码器，其被配置为将所述第一数据包转换为与所述第一接口通信协议兼容的数据；第二解码器，其被配置为将所述第二数据包转换为与所述第二接口通信协议兼容的数据。在一些实施例中，所述入口逻辑块可以被配置为在所述NoC运行时启用所述第一编码器和第二编码器中的一个编码器并停用另一个编码器，并且所述出口逻辑块可以被配置为在所述NoC运行时启用所述第一解码器和第二解码器中的一个解码器并停用另一个解码器。在一些实施例中，当所述第一编码器在所述入口逻辑块中处于启用状态时，所述第一解码器在所述出口逻辑块中可以处于启用状态，而所述第二解码器可以处于停用状态，以及当所述第二编码器在所述入口逻辑块中处于启用状态时，所述第二解码器在所述出口逻辑块中可以处于启用状态并且所述第一解码器可以处于停用状态。在一些实施例中，所述入口逻辑块中的所述第一编码器和第二编码器以及所述出口逻辑块中的所述第一解码器和第二解码器可以包括硬化电路。在一些实施例中，所述入口逻辑块可以被配置为调整：(i)用于将数据从所述第一硬件逻辑块传输到所述入口逻辑块的接口处的数据宽度，以及(ii)通过所述接口传输数据的频率。在一些实施例中，所述第一数据包和第二数据包可以均与NoC数据包协议兼容，所述NoC数据包协议兼容用于通过所述多个交换机路由所述第一数据包和第二数据包。在一些实施例中，所述第一接口通信协议可以是存储器映射的通信协议，并且所述第二接口通信协议可以是流协议。在一些实施例中，所述第一硬件逻辑块和第二硬件逻辑块可以是可由用户重新配置的可编程逻辑块。所述第一编码器和第二编码器以及所述第一解码器和第二解码器可以独立于与所述可编程逻辑块相关联的可编程逻辑结构而被启用和停用。在一些实施例中，所述SoC可以包括现场可编程门阵列FPGA。在一些实施例中，所述第一硬件逻辑块和第二硬件逻辑块可以是不可编程的硬化逻辑块。本文描述的一个示例是一种方法，其包括：配置NoC以使用第一接口通信协议在SoC中的第一逻辑块和第二逻辑块之间提供通信，其中所述NoC的入口逻辑块中的第一编码器处于启用状态，且所述NoC的出口逻辑块中的第一解码器处于启用状态。在确定重新配置所述NoC以使用第二接口通信协议在所述第一逻辑块和第二逻辑块之间提供通信时，在所述入口逻辑块中启用第二编码器，并停用所述第一编码器，并且在所述出口逻辑块中启用第二解码器，并停用所述第一解码器。在一些实施例中，所述方法还可以包括：在所述入口逻辑块处从所述第一逻辑块接收的第一数据。所述第一数据可以与所述第一接口通信协议兼容。所述方法还可以包括使用所述第一编码器将所述第一数据转换为第一数据包；使用所述NoC中的多个交换机将所述第一数据包路由到所述出口逻辑块；使用所述第一解码器将所述第一数据包转换为与所述第一接口通信协议兼容的第二数据；以及将所述第二数据转发到所述第二逻辑块。在一些实施例中，所述方法还可以包括，在重新配置所述NoC之后：在所述入口逻辑块处从所述第一逻辑块接收第三数据，其中所述第一数据可以与所述第二接口通信协议兼容；使用所述第二编码器将所述第三数据转换为第二数据包；使用所述多个交换机将所述第二数据包路由到所述出口逻辑块；使用所述第二解码器将所述第二数据包转换为与所述第二接口通信协议兼容的第四数据；以及将所述第四数据转发到所述第二逻辑块。在一些实施例中，所述方法还可以包括：配置所述NoC以使用所述第二接口通信协议在所述SoC中的第三逻辑块和第四逻辑块之间提供通信；在使用所述第一接口通信协议在所述第一逻辑块和第二逻辑块之间传输数据的同时并行使用所述第二接口通信协议在所述第三逻辑块和第四逻辑块之间传输数据。本方法还包括重新配置所述NoC以使用所述第一接口通信协议在所述第三逻辑块和第四逻辑块之间提供通信；以及在使用所述第二接口通信协议在所述第一逻辑块和第二逻辑块之间传输数据的同时并行使用所述第一接口通信协议在所述第三逻辑块和第四逻辑块之间传输数据。所述第三逻辑块和第四逻辑块以及所述第一逻辑块和第二逻辑块可以具有通过所述NoC的各自的通信路径，所述各自的通信路径在所述NoC上共用至少一个交换机。在一些实施例中，所述方法还可以包括：调整用于将数据从所述第一逻辑块传输到所述入口逻辑块的接口的数据宽度；和调整通过所述接口传输数据的频率。在一些实施例中，所述第一和第二数据包可以都与用于通过所述多个交换机路由所述第一和第二数据包的NoC分组协议兼容。在一些实施例中，第一接口通信协议可以是存储器映射的通信协议，并且第二接口通信协议可以是流协议。在一些实施例中，所述方法还包括：重新编程在所述第一逻辑块和第二逻辑块中的可编程逻辑。所述第一逻辑块和第二逻辑块以及所述NoC包含在FPGA内。本文描述的一个示例为一种集成电路，其包括NoC、第一硬件逻辑块和第二硬件逻辑块。该NoC包括连接到所述第一硬件逻辑块的入口逻辑块。此外，所述入口逻辑块包括第一编码器和第二编码器，其中，当NoC处于运行状态时，入口逻辑块被配置为启用第一和第二编码器中的一个编码器并停用另一个编码器。NoC也包括连接到所述第二硬件逻辑块的出口逻辑块，出口逻辑块包括第一解码器和第二解码器，其中，当NoC处于运行状态时，出口逻辑块被配置为启用第一和第二解码器中的一个解码器并停用另一个解码器。在一些实施例中，第一编码器可以被配置为将与第一接口通信协议兼容的接收数据转换为第一数据包，并且第二编码器可以被配置为将与第二接口通信协议兼容的接收数据转换为第二数据包。第一解码器可以本文档来自技高网...

【技术保护点】
1.一种片上系统SoC，其特征在于，所述SoC包括：/n第一硬件逻辑块；/n第二硬件逻辑块；以及/n片上网络NoC，所述NoC包括：/n连接到所述第一硬件逻辑块的入口逻辑块，/n连接到所述第二硬件逻辑块的出口逻辑块，以及/n将所述入口逻辑块连接到所述出口逻辑块的多个互连的交换机，/n其中，所述入口逻辑块包括：第一编码器，其被配置为将与第一接口通信协议兼容的接收数据转换为第一数据包；第二编码器，其被配置为将与第二接口通信协议兼容的接收数据转换为第二数据包；/n其中，所述出口逻辑块包括：第一解码器，其被配置为将所述第一数据包转换为与所述第一接口通信协议兼容的数据；第二解码器，其被配置为将所述第二数据包转换为与所述第二接口通信协议兼容的数据。/n

【技术特征摘要】
【国外来华专利技术】20180223 US 15/904,2111.一种片上系统SoC，其特征在于，所述SoC包括：
第一硬件逻辑块；
第二硬件逻辑块；以及
片上网络NoC，所述NoC包括：
连接到所述第一硬件逻辑块的入口逻辑块，
连接到所述第二硬件逻辑块的出口逻辑块，以及
将所述入口逻辑块连接到所述出口逻辑块的多个互连的交换机，
其中，所述入口逻辑块包括：第一编码器，其被配置为将与第一接口通信协议兼容的接收数据转换为第一数据包；第二编码器，其被配置为将与第二接口通信协议兼容的接收数据转换为第二数据包；
其中，所述出口逻辑块包括：第一解码器，其被配置为将所述第一数据包转换为与所述第一接口通信协议兼容的数据；第二解码器，其被配置为将所述第二数据包转换为与所述第二接口通信协议兼容的数据。


2.根据权利要求1所述的SoC，其特征在于，所述入口逻辑块被配置为在所述NoC运行时启用所述第一编码器和第二编码器中的一个编码器并停用另一个编码器，并且所述出口逻辑块被配置为在所述NoC运行时启用所述第一解码器和第二解码器中的一个解码器并停用另一个解码器。


3.根据权利要求2所述的SoC，其特征在于，当所述第一编码器在所述入口逻辑块中处于启用状态时，所述第一解码器在所述出口逻辑块中处于启用状态并且所述第二解码器处于停用状态，以及当所述第二编码器在所述入口逻辑块中处于启用状态时，所述第二解码器在所述出口逻辑块中处于启用状态并且所述第一解码器处于停用状态。


4.根据权利要求1-3中任一项所述的SoC，其特征在于，所述入口逻辑块中的所述第一编码器和第二编码器以及所述出口逻辑块中的所述第一解码器和第二解码器包括硬化电路。


5.根据权利要求1-4中任一项所述的SoC，其特征在于，所述入口逻辑块被配置为调整：(i)用于将数据从所述第一硬件逻辑块传输到所述入口逻辑块的接口处的数据宽度，以及(ii)通过所述接口传输数据的频率。


6.根据权利要求1-5中任一项所述的SoC，其特征在于，所述第一数据包和第二数据包均与NoC数据包协议兼容，所述NoC数据包协议用于通过所述多个交换机路由所述第一数据包和第二数据包。


7.根据权利要求1-6中任一项所述的SoC，其特征在于，所述第一接口通信协议是存储器映射通信协议，并且所述第二接口通信协议是流协议。


8.根据权利要求1-7中任一项所述的SoC，其特征在于：
所述第一硬件逻辑块和第二硬件逻辑块是可由用户重新配置的可编程逻辑块，其中所述第一编码器和第二编码器以及所述第一解码器和第二解码器能够独立于与所述可编程逻辑块相关联的可编程逻辑结构而被启用和停用；或者
所述第一硬件逻辑块和第二硬件逻辑块是不可编程的硬化逻辑块。


9.根据权利要求8所述的SoC，其特征在于，所述SoC包括现场可编程门阵列FPGA。...

【专利技术属性】
技术研发人员：I·A·斯沃布里克，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US