一种用于无线充电器主板测试的死区时间检测电路制造技术

技术编号:25967479 阅读:60 留言:0更新日期:2020-10-17 04:03
本实用新型专利技术提供一种测试灵活、成本低、体积小、效率高且测试精度高的用于无线充电器主板测试的死区时间检测电路。该电路包括一级比较器电路、二级逻辑比较电路和信号处理电路,通过一级比较器电路引入高电平参考电平和低电平参考电平,高电平参考电平和低电平参考电平分别与测试信号比较,再输出电平至二级逻辑比较电路进行电平比较,得出测试信号处于何种电平水平,当测得位于高电平的时间段时,即确认为死区时间。本实用新型专利技术用于电路板测试领域。

【技术实现步骤摘要】
一种用于无线充电器主板测试的死区时间检测电路
本技术涉及电路板测试领域,尤其涉及一种用于无线充电器主板测试的死区时间检测电路。
技术介绍
当今时代,电子科技飞速发展,电子产品日益革新变更,电池容量已远远跟不上用户的需求,传统有线充电受环境、接口的限制,还存在着磨损、短路等不安全因素,给使用带来极大的不便利,因此无线充电应运而生,它通过无线能量传输的方式为电子设备充电,分离开供电设备与用电设备之间的物理连接,这样在提高用电设备的美观、实用性的同时,还可以提高用电设备的安全性。在无线充电设备的电路中,通常在变频或者输出末端设计一个H桥电路,由大功率管、IGBT等元件组成,经由PWM控制,实现信号输出,但是由于控制信号到达上下桥臂开关管的时间不能严格一致(受前级电路元件影响),或者是上下桥臂开关管本身存在寄生电容而使得响应时间不同,导致上下半桥同时导通,烧坏器件。为避免H桥上下半桥因开关速度不同而出现同时导通情况,在PWM输出必须添加一段死区时间,也称保护时间,在该区间内,上下半桥都不会导通。为此,需要在设计H桥电路时进行死区时间检测,以保证该时间段足够长,从而对器件实施可靠性保护。现有技术中,死区时间一般由程序设置,但不易测量。传统方案采用标准的电源、负载、示波器等设备搭建测试回路,并通过示波器直观展示的波形测试出该时间。但这样的方式存在着体积大、成本高、不灵活、效率低、精度不够、人为因素影响严重等问题。
技术实现思路
本技术所要解决的技术问题是克服现有技术的不足,提供一种测试灵活、成本低、体积小、效率高且测试精度高的用于无线充电器主板测试的死区时间检测电路。本技术所采用的技术方案是:本技术电路包括一级比较器电路、二级逻辑比较电路和信号处理电路,所述一级比较器电路包括第一比较器和第二比较器,无线充电器主板输出的待测试信号分别接入所述第一比较器和所述第二比较器的同向输入端,所述第一比较器的反向输入端接入高电平参考电平,所述第二比较器的反向输入端接入低电平参考电平,当所述第一比较器和所述第二比较器的同向输入端电平分别大于各自的反向输入端电平时,所述第一比较器和所述第二比较器均输出高电平至所述二级逻辑比较电路,反之,则输出低电平至所述二级逻辑比较电路;所述二级逻辑比较电路包括异或门芯片及其外围电路,所述二级逻辑比较电路的输入端与所述一级比较器电路的输出端连接,所述二级逻辑比较电路的输出端与所述信号处理电路连接,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平相同时,则输出低电平至所述信号处理电路,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平不同时,则输出高电平至所述信号处理电路;所述信号处理电路包括FPGA芯片及其外围电路,所述FPGA芯片对所述二级逻辑比较电路输出的电平进行采样,得出高电平保持时间,即为死区时间。上述方案可见,通过一级比较器电路引入高电平参考电平和低电平参考电平,高电平参考电平和低电平参考电平分别与测试信号比较,再输出电平至二级逻辑比较电路进行电平比较,得出测试信号处于何种电平水平,当测得位于高电平的时间段时,即确认为死区时间,将该死区时间与无线充电器主板的理论死区时间比较,即得到测试的无线充电器主板是否为合格品,在测试过程中,通过高带宽、低输出延迟的比较器和逻辑门芯片设置,保证了高测试精度,且测试速度快,只要设定好目标信号波形的高低电平值即可,其测试更加灵活,与传统的采用示波器波形来计算死区时间的方式相比,本技术的测试精度更高,与传统的昂贵的仪器相比,其成本更低,体积更小,人为因素影响更低,本技术可应用于批量的自动化测试设备中,进一步提高了测试效率。进一步地,所述高电平参考电平设定为1.866V,所述低电平参考电平设定为272mV。由此可见,高低电平参考电平的引入,为测试信号的电平提供了参考,且引入的参考电平符合目前无线充电器主板的发展趋势,符合测试的实际要求。再进一步地,所述异或门芯片型号为SN74LVC1G86DCKR,所述FPGA芯片型号为ZYNQ7010。由此可见,通过高带宽、低输出延迟芯片的选择,保证了测试的可靠性、稳定性以及精度要求。附图说明图1是本技术的简易架构图;图2是所述一级比较器电路的简易电路原理图;图3是所述二级逻辑比较电路的简易电路原理图;图4是所述信号处理电路的第一部分的简易电路原理图;图5是所述信号处理电路的第二部分的简易电路原理图。具体实施方式如图1至图5所示,本技术包括一级比较器电路、二级逻辑比较电路和信号处理电路。所述一级比较器电路包括第一比较器U1和第二比较器U2,无线充电器主板输出的待测试信号分别接入所述第一比较器U1和所述第二比较器U2的同向输入端,所述第一比较器U1的反向输入端接入高电平参考电平Voh,所述第二比较器U2的反向输入端接入低电平参考电平Vol,当所述第一比较器U1和所述第二比较器U2的同向输入端电平分别大于各自的反向输入端电平时,所述第一比较器U1和所述第二比较器U2均输出高电平至所述二级逻辑比较电路,反之,则输出低电平至所述二级逻辑比较电路。具体如图2所示,待测信号分别接至U1、U2的同向输入端。在本实施例中,待测信号输出为PWM输出。U1的反向输入端为高电平参考电平Voh,一般略低于V2(V2为设定的数字信号逻辑高电平),U2的反向输入端为低电平参考电平Vol,一般略大于V0(V0为设定的数字信号逻辑低电平)。本电路中,以Voh=1.866V、Vol=272mV为计算标准。第一比较器U1和第二比较器U2为2.5V~5.5V供电,开环工作时,当同向输入端电平大于反向输入端电平时,输出为高电平(接近正供电端电平),反之,输出为低电平(接近负供电端电平)。其工作状态如下:(a)当PWM输出电平低于Vol时,U1输出为低电平(0V),U2输出为低电平(0V);(b)当PWM输出电平大于Voh时,U1输出为高电平(3.3V),U2输出为高电平(3.3V);(c)当PWM电平大于Vol且小于Voh时,U1输出为低电平(0V),U2输出为高电平(3.3V)。对于高速PWM信号,本技术中的一级比较器电路可以实现输出响应低于3ns。所述二级逻辑比较电路包括异或门芯片U3及其外围电路。异或门芯片是一个对输入信号进行数字逻辑异或的芯片,当输入端逻辑电平相同(两端均为逻辑高或均为逻辑低)时,输出为低电平(约0V);反之,当输入端逻辑电平不同(一端为逻辑高,一端为逻辑低)时,输出为高电平(3.3V)。所述二级逻辑比较电路的输入端与所述一级比较器电路的输出端连接,所述二级逻辑比较电路的输出端与所述信号处理电路连接,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平相同时,则输出低电平至所述信号处理电路,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平不同时,则输出高电平至所述信号处理电路。具体如图3所示。该二级逻辑比较电路工作本文档来自技高网...

【技术保护点】
1.一种用于无线充电器主板测试的死区时间检测电路,其特征在于:它包括一级比较器电路、二级逻辑比较电路和信号处理电路,/n所述一级比较器电路包括第一比较器(U1)和第二比较器(U2),无线充电器主板输出的待测试信号分别接入所述第一比较器(U1)和所述第二比较器(U2)的同向输入端,所述第一比较器(U1)的反向输入端接入高电平参考电平(Voh), 所述第二比较器(U2)的反向输入端接入低电平参考电平(Vol),当所述第一比较器(U1)和所述第二比较器(U2)的同向输入端电平分别大于各自的反向输入端电平时,所述第一比较器(U1)和所述第二比较器(U2)均输出高电平至所述二级逻辑比较电路,反之,则输出低电平至所述二级逻辑比较电路;/n所述二级逻辑比较电路包括异或门芯片(U3)及其外围电路,所述二级逻辑比较电路的输入端与所述一级比较器电路的输出端连接,所述二级逻辑比较电路的输出端与所述信号处理电路连接,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平相同时,则输出低电平至所述信号处理电路,当所述一级比较器电路输入到所述二级逻辑比较电路的逻辑电平不同时,则输出高电平至所述信号处理电路;/n所述信号处理电路包括FPGA芯片(U4)及其外围电路,所述FPGA芯片(U4)对所述二级逻辑比较电路输出的电平进行采样,得出高电平保持时间,即为死区时间。/n...

【技术特征摘要】
1.一种用于无线充电器主板测试的死区时间检测电路,其特征在于:它包括一级比较器电路、二级逻辑比较电路和信号处理电路,
所述一级比较器电路包括第一比较器(U1)和第二比较器(U2),无线充电器主板输出的待测试信号分别接入所述第一比较器(U1)和所述第二比较器(U2)的同向输入端,所述第一比较器(U1)的反向输入端接入高电平参考电平(Voh),所述第二比较器(U2)的反向输入端接入低电平参考电平(Vol),当所述第一比较器(U1)和所述第二比较器(U2)的同向输入端电平分别大于各自的反向输入端电平时,所述第一比较器(U1)和所述第二比较器(U2)均输出高电平至所述二级逻辑比较电路,反之,则输出低电平至所述二级逻辑比较电路;
所述二级逻辑比较电路包括异或门芯片(U3)及其外围电路,所述二级逻辑比较电路的输入端与所述一级比较器电路的输出端连接,所述二级逻辑比较电路的输出端与...

【专利技术属性】
技术研发人员:田慧敏冯磊张吉明冯建智
申请(专利权)人:珠海市运泰利自动化设备有限公司
类型:新型
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1