一种实现半导体激光器芯片锁波中无跳模的方法技术

本发明专利技术提供一种实现半导体激光器芯片锁波中无跳模的方法，解决现有单管芯片的光谱出现跳膜现象，而该现象会在VBG锁波过程引起无法锁波的问题。本发明专利技术的方法包括以下步骤：步骤一、在辅助热沉的上表面设置多个沟槽，且多个沟槽等距设置；步骤二、将贴有单管芯片的陶瓷热沉贴装到辅助热沉的上表面；步骤三、将辅助热沉安装到光纤的组件上。同时，本发明专利技术无跳模半导体激光器包括依次叠加设置的单管芯片、陶瓷热沉和辅助热沉，辅助热沉与陶瓷热沉贴合的表面设置有多个沟槽，且多个沟槽等距设置。本发明专利技术方法在辅助热沉上进行沟槽设计，沟槽可以在COS贴装到辅助热沉上时进行应力的释放，以获得较好的光谱，然后可以进行VBG锁波。

【技术实现步骤摘要】
一种实现半导体激光器芯片锁波中无跳模的方法
本专利技术属于半导体、光纤激光器领域，具体涉及一种实现半导体激光器芯片锁波中无跳模的方法。
技术介绍
光纤激光器广泛应用于激光光纤通信、工业造船、工业造船、汽车制造、激光雕刻、激光打标、激光切割、印刷制辊、金属非金属钻孔/切割/焊接等领域，随着智能化和微型化的发展，半导体激光器逐渐成为光纤激光器的主要泵源。半导体激光器的芯片有巴条和单管两种款式，而高功率单管芯片在空间合束、波长合束及偏振合束等技术的发展下逐渐成为光纤激光器的主要泵源。高功率半导体激光器单管芯片的封装主要分为三个步骤：第一步、将单管芯片封装在AlN陶瓷(Chiponsub-mount，COS)热沉上；第二步、将贴有单管芯片的AlN陶瓷热沉贴装到铜辅助热沉上；第三步、将铜辅助热沉安装到光纤的组件上，调试光路，如加体布拉格光栅(VolumeBraggGrating，VBG)进行锁波以获得高功率、高效率和更高的温度稳定性。但是，以上结构存在以下问题：如图1所示，高功率半导体激光器单管芯片的封装或结构会导致单管芯片的光谱出现跳模现象，而该现象会在VBG锁波过程引起无法锁波的问题。目前对于封装后的芯片出现的跳模现象并无较好的解决方案，主要是通过调整封装工艺减轻跳模现象，但不同厂家和不同批次的芯片对应的封装工艺也是不同的，需要作出大量实验来找出适合某个批次的封装工艺。
技术实现思路
本专利技术的目的是解决现有单管芯片的光谱出现跳膜现象，而该现象会在VBG锁波过程引起无法锁波的问题，提供一种实现半导体激光器芯片锁波中无跳模的方法。为实现以上专利技术目的，本专利技术的技术方案是：一种实现半导体激光器芯片锁波中无跳模的方法，包括以下步骤：步骤一、在辅助热沉的上表面设置多个沟槽，且多个沟槽等距设置；步骤二、将贴有单管芯片的陶瓷热沉贴装到辅助热沉的上表面；步骤三、将辅助热沉安装到光纤的组件上。同时，本专利技术还提供一种无跳模半导体激光器，包括依次叠加设置的单管芯片、陶瓷热沉和辅助热沉，所述辅助热沉与陶瓷热沉贴合的表面设置有多个沟槽，且多个沟槽等距设置。进一步地，所述沟槽为直线沟槽或曲线沟槽。进一步地，所述沟槽的横截面形状为矩形、V形、梯形或半圆形。进一步地，多个沟槽沿同一方向排布，或者多个沟槽在不同方向交错排布。进一步地，所述沟槽的占空比范围为20％～60％，槽宽为辅助热沉宽度的2％～10％之间。与现有技术相比，本专利技术技术方案具有以下技术效果：1.本专利技术实现半导体激光器芯片锁波中无跳模的方法在辅助热沉上进行沟槽设计，沟槽可以在COS贴装到辅助热沉上时进行应力的释放，以获得较好的光谱，然后可以进行VBG锁波。2.本专利技术实现半导体激光器芯片锁波中无跳模的方法在辅助热沉进行沟槽设计，该技术手段简单，易于实现。由于在芯片封装过程中会有升温和降温阶段，在温度变化中，不同材料的热膨胀系数不同，所以会产生一定的应力，而应力将会引起半导体激光器芯片波长跳动，若将封装的辅助热沉进行沟槽设计，可以大大降低甚至消除应力，从而达到锁波的效果。相对于调整封装工艺参数来应对不同批次的芯片来说，沟槽式的热沉将从根本上解决锁波过程中的跳模现象。3.本专利技术方法不仅解决了锁波过程中的跳膜现象，由于热沉为沟槽设计，还增加了芯片的散热面积，提高了散热性能，进而可以提高芯片的可靠性。附图说明图1为现有COS封装后测试的光谱示意图；图2为本专利技术辅助热沉设置沟槽后的截面示意图；图3为本专利技术辅助热沉的结构示意图；图4为本专利技术实施例一的结构示意图；图5为本专利技术实施例二的结构示意图；图6为本专利技术实施例三的结构示意图；图7为本专利技术实施例四的结构示意图；图8为本专利技术实施例五的结构示意图。附图标记：1-辅助热沉，2-沟槽。具体实施方式以下结合附图和具体实施例对本专利技术的内容作进一步详细描述：高功率半导体激光器单管芯片的光谱会出现跳模现象，而该现象会在VBG锁波过程引起无法锁波的问题。基于该问题，申请人发现，辅助热沉是一整块铜块或者铜板的平板时，将COS贴装到辅助热沉时会产生较大的应力，该应力会导致单管芯片的光谱出现跳动，也就是跳模现象，而该现象会在VBG锁波过程引起无法锁波的问题。基于上述发现，本专利技术将辅助热沉进行沟槽设计，沟槽设计可以在COS贴装到辅助热沉上时进行应力的释放，以获得较好的光谱，然后可以进行VBG锁波。基于上述原理，本专利技术提供一种实现半导体激光器芯片锁波中无跳模的方法，包括以下步骤：步骤一、在辅助热沉的上表面设置多个沟槽，且多个沟槽等距设置；步骤二、将贴有单管芯片的陶瓷热沉贴装到辅助热沉的上表面；步骤三、将辅助热沉安装到光纤的组件上。同时，如图2所示，本专利技术还一种无跳模半导体激光器，包括依次叠加设置的单管芯片、陶瓷热沉和辅助热沉1，辅助热沉与AlN陶瓷贴合的表面设置有多个沟槽2，且多个沟槽2等距设置，上述陶瓷热沉具体可为AlN陶瓷热沉，辅助热沉1具体可为铜辅助热沉。由于在芯片封装过程中会有升温和降温阶段，在温度变化中，不同材料的热膨胀系数不同，所以会产生一定的应力，而应力将会引起半导体激光器芯片波长跳动，若将封装的热沉进行沟槽设计，可以封装过程引入的应力导进沟槽结构进行应力释放，从而大大降低或消除封装引入的应力，达到稳定半导体激光器芯片的波长，波长与模式是相对应的，光谱模式稳定从而达到锁波的效果。本专利技术沟槽具体可以为直线沟槽或曲线沟槽，直线沟槽具体可为V字形、菱形、梯形等图案，曲线沟槽具体可为波浪形、同心圆，半圆形等图案。本专利技术对沟槽的横截面形状不做限定，具体可为矩形、V形、梯形或半圆形等形状的沟槽，本专利技术实施一至实施五中以矩形槽举例，并获得较好的结果，但其他形状的沟槽可以通过设计达到同样的效果。本专利技术沟槽的占空比范围为20％～60％，槽宽为辅助热沉宽度的2％～10％之间，在矩形沟槽的实施方案中，沟槽占空比为30％，槽宽为辅助热沉宽度的5％，获得较好的效果，在30％沟槽占空和槽宽为辅助热沉5％时，封装应力得到较好地释放。本专利技术方法在辅助热沉上设置沟槽时，沟槽的具体排布如下：多个沟槽可沿同一方向排布，或者多个沟槽可在不同方向交错排布。例如，若沟槽为直线沟槽，则沟槽的方向与辅助热沉的长度方向平行，或者与辅助热沉的宽度方向平行；或者，多个沟槽交错设置，一个方向的沟槽与辅助热沉的长度方向平行，另一个方向的沟槽与辅助热沉的宽度方向平行；当然也可将沟槽的方向与辅助热沉的长度方向或宽度方向呈一定角度设置。实施例一如图3所示，辅助热沉为一个长方体(a×b×c)，如图4所示，在COS贴装的那个表面(a边和c边组成的上表面)上进行沟槽设计，沟槽为直线沟槽，沟槽的方向平行于a边。实施例二如图5所示，在COS贴装的那个表面(a边和c边组成的上表面)上进行沟槽设本文档来自技高网...

【技术保护点】
1.一种实现半导体激光器芯片锁波中无跳模的方法，其特征在于，包括以下步骤：/n步骤一、在辅助热沉的上表面设置多个沟槽，且多个沟槽等距设置；/n步骤二、将贴有单管芯片的陶瓷热沉贴装到辅助热沉的上表面；/n步骤三、将辅助热沉安装到光纤的组件上。/n

【技术特征摘要】
1.一种实现半导体激光器芯片锁波中无跳模的方法，其特征在于，包括以下步骤：
步骤一、在辅助热沉的上表面设置多个沟槽，且多个沟槽等距设置；
步骤二、将贴有单管芯片的陶瓷热沉贴装到辅助热沉的上表面；
步骤三、将辅助热沉安装到光纤的组件上。


2.根据权利要求1所述的实现半导体激光器芯片锁波中无跳模的方法，其特征在于：步骤一中，所述沟槽为直线沟槽或曲线沟槽。


3.根据权利要求2所述的实现半导体激光器芯片锁波中无跳模的方法，其特征在于：步骤一中，所述沟槽的横截面形状为矩形、V形、梯形或半圆形。


4.根据权利要求1或2或3所述的实现半导体激光器芯片锁波中无跳模的方法，其特征在于：步骤一中，多个沟槽沿同一方向排布，或者多个沟槽在不同方向交错排布。


5.根据权利要求4所述的实现半导体激光器芯片锁波中无跳模的方法，其...

【专利技术属性】
技术研发人员：任占强，李青民，王宝超，孙翔，李喜荣，仇伯仓，
申请(专利权)人：西安立芯光电科技有限公司，
类型：发明
国别省市：陕西;61