形成电容器、半导体器件和精细图案的方法和半导体器件技术

本发明专利技术提供了形成电容器的方法、形成半导体器件的方法、形成精细图案的方法和半导体器件，该半导体器件包括：晶体管，在包括第一区域和第二区域的半导体衬底上，并且具有栅极结构和杂质区域；第一层间绝缘膜，覆盖晶体管并且具有电连接到杂质区域的接触插塞；电容器，包括在第二区域中的第一层间绝缘膜上且电连接到接触插塞的下电极、覆盖下电极的表面的电介质膜、和在电介质膜上的上电极；以及支撑层，与下电极的上部侧表面接触以支撑下电极，并且延伸到第一区域，其中支撑层在第一区域和第二区域之间具有台阶。

【技术实现步骤摘要】
形成电容器、半导体器件和精细图案的方法和半导体器件
本专利技术构思涉及形成电容器的方法、形成半导体器件的方法、形成精细图案的方法以及半导体器件，更具体地，涉及形成表现出优异性能的电容器的方法、形成半导体器件的方法、形成精细图案的方法以及半导体器件。
技术介绍
为了获得存储器件的优异性能，需要改善数据存储器件的性能。特别是，对于将数据存储在电容器中的DRAM，电容器的性能影响存储器件的性能。
技术实现思路
本专利技术构思提供了形成表现出优异性能的电容器的方法。本专利技术构思提供了形成表现出优异性能的半导体器件的方法。本专利技术构思提供了形成精细图案的方法。本专利技术构思提供了表现出优异性能的半导体器件。根据本专利技术构思的一方面，提供了一种形成电容器的方法，该方法包括：在包括第一区域和第二区域的半导体衬底上形成模层和支撑材料层；在第一区域和第二区域中形成用于图案化模层和支撑材料层的掩模图案；通过使用该掩模图案，形成暴露半导体衬底的上表面的凹陷图案；形成用于为掩模图案的表面和凹陷图案的内表面做衬里的保护膜；去除保护膜的一部分以暴露掩模图案的至少上表面；通过干清洗方法去除掩模图案；去除保护膜的剩余部分；在凹陷图案中形成下电极；去除模层；在下电极的表面上形成电介质膜；以及在电介质膜上形成上电极。根据本专利技术构思的另一方面，可以提供一种形成半导体器件的方法，该方法包括：在包括第一区域和第二区域的半导体衬底的第二区域中形成晶体管，晶体管包括栅极结构和杂质区域；在半导体衬底上形成层间绝缘膜，该层间绝缘膜覆盖晶体管并且具有电连接到杂质区域的接触插塞；在层间绝缘膜上形成模层和支撑材料层；在第一区域和第二区域中形成用于图案化模层和支撑材料层的掩模图案；通过使用该掩模图案，形成用于暴露半导体衬底的上表面的凹陷图案；形成用于为凹陷图案的内表面做衬里的保护膜；在形成保护膜之后，通过干清洗方法去除掩模图案；在去除掩模图案之后，去除保护膜；在凹陷图案中形成下电极；选择性地去除模层；在下电极的表面上形成电介质膜；以及在电介质膜上形成上电极。根据本专利技术构思的另一方面，可以提供一种形成精细图案的方法，该方法包括：在包括第一区域和第二区域的半导体衬底上顺序地形成第一材料膜和第二材料膜；形成在第一区域中具有第一图案密且在第二区域中具有第二图案密度的掩模图案，其中第二图案密度可以大于第一图案密度；通过使用该掩模图案，形成凹陷图案，其中凹陷图案暴露半导体衬底的上表面；形成用于为凹陷图案的内表面做衬里的保护膜；在形成保护膜之后，通过干清洗方法去除掩模图案；在去除掩模图案之后，去除保护膜；以及在凹陷图案中形成导体。根据本专利技术构思的另一方面，可以提供一种半导体器件，该半导体器件包括：在半导体衬底上的晶体管，该晶体管具有栅极结构和杂质区域，半导体衬底包括第一区域和第二区域；第一层间绝缘膜，覆盖晶体管，并且具有电连接到杂质区域的接触插塞；电容器，包括在第二区域中的第一层间绝缘膜上且电连接到接触插塞的下电极、覆盖下电极的表面的电介质膜、和在电介质膜上的上电极；以及支撑层，与下电极的上部侧表面接触以支撑下电极，并且延伸到第一区域，其中支撑层在第一区域和第二区域之间具有台阶。附图说明本专利技术构思的实施方式将由以下结合附图的详细描述被更清晰地理解，附图中：图1是根据一示例实施方式的集成电路器件的示意性配置的俯视图；图2是包括DRAM器件的集成电路器件的框图；图3是根据另一示例实施方式的集成电路器件的示意性配置的俯视图；图4是根据一示例实施方式的半导体器件的布局的俯视图；图5是沿着图4的线A-A'截取的剖视图；图6是图5的部分VI的局部放大图；图7详细示出了根据另一示例实施方式的部分VI；图8详细示出了根据另一示例实施方式的部分VI；图9A至图9L是顺序地示出根据一示例实施方式的形成半导体器件的方法的剖视图，其与沿着图4的线A-A'截取的剖视图对应；以及图10是示出实验示例和比较示例中的电容器的电容的测量结果的图。具体实施方式现在将参照附图更全面地描述本专利技术构思的实施方式。贯穿附图，同样的附图标记表示同样的元件，并省略其多余的说明。图1是根据一示例实施方式的集成电路器件10的示意性配置的俯视图。集成电路器件10可以包括衬底12，衬底12包括第一区域22、围绕第一区域22的第二区域24、以及在第一区域22和第二区域24之间的界面区域26。例如，界面区域26可以围绕第一区域22，第二区域24可以围绕界面区域26。衬底12可以包括例如诸如Is或Ge的半导体元素，或选自SiGe、SiC、GaAs、InAs和InP当中的至少一种化合物半导体。衬底12可以包括导电区域，例如，掺杂有杂质的阱或掺杂有杂质的结构。在一些实施方式中，第一区域22可以包括集成电路器件10的存储单元区域。在一些实施方式中，第一区域22可以包括动态随机存取存储器(DRAM)的存储单元区域。第一区域22可以包括包含晶体管和电容器的单位存储单元、或包含开关器件和可变电阻器的单位存储单元。第二区域24可以包括核心区域或外围电路区域(以下称为“外围电路区域”)。用于驱动第一区域22中的存储单元的外围电路可以设置在第二区域24中。提供为能在第一区域22和第二区域24之间实现电连接的多条导电线以及用于第一区域22和第二区域24之间的绝缘的绝缘结构可以设置在界面区域26中。图2是包括DRAM器件的集成电路器件的配置的框图。参照图2，在集成电路器件10中，第一区域22可以包括DRAM器件的存储单元区域，第二区域24可以包括DRAM器件的外围电路区域。第一区域22可以包括存储单元阵列22A。用于存储数据的多个存储单元可以在存储单元阵列22A中沿行方向和列方向布置。每个存储单元可以包括单元电容器和存取晶体管。存取晶体管的栅极可以连接到沿行方向布置的多条字线中的对应字线。存取晶体管的源极和漏极中的一个可以连接到沿列方向布置的位线或互补位线，而另一个可以连接到单元电容器。第二区域24可以包括行解码器52、读出放大器54、列解码器56、自刷新控制电路58、命令解码器60、模式寄存器组/扩展模式寄存器组(MRS/EMRS)电路62、地址缓冲器64和数据输入/输出电路66。读出放大器54可以感测并放大存储单元阵列22A中的存储单元的数据，并将数据存储在存储单元中。读出放大器54可以由连接在存储单元阵列22A中包括的位线与互补位线之间的交叉耦合放大器实现。通过数据输入/输出电路66输入的数据DQ可以基于地址信号ADD被写入存储单元阵列22A，基于地址信号ADD从存储单元阵列22A读出的数据DQ可以通过数据输入/输出电路66被输出到外部。为了分配存储单元以写入或读取数据，地址信号ADD可以被输入到地址缓冲器64。地址缓冲器64可以临时存储从外部输入的地址信号ADD。行解码器52可以解码从地址缓冲器64输出的地址信号AD本文档来自技高网...

【技术保护点】
1.一种形成电容器的方法，该方法包括：/n在包括第一区域和第二区域的半导体衬底上形成模层和支撑材料层；/n在所述第二区域中形成用于图案化所述模层和所述支撑材料层的掩模图案；/n通过使用所述掩模图案，形成穿过所述模层和所述支撑材料层暴露所述半导体衬底的上表面的凹陷图案；/n形成用于为所述掩模图案的表面和所述凹陷图案的内表面做衬里的保护膜；/n去除所述保护膜的一部分，以暴露所述掩模图案的至少上表面；/n通过干清洗方法去除所述掩模图案；/n去除所述保护膜的剩余部分；/n在所述凹陷图案中形成下电极；/n去除所述模层；/n在所述下电极的表面上形成电介质膜；以及/n在所述电介质膜上形成上电极。/n

【技术特征摘要】
20190325 KR 10-2019-00337391.一种形成电容器的方法，该方法包括：
在包括第一区域和第二区域的半导体衬底上形成模层和支撑材料层；
在所述第二区域中形成用于图案化所述模层和所述支撑材料层的掩模图案；
通过使用所述掩模图案，形成穿过所述模层和所述支撑材料层暴露所述半导体衬底的上表面的凹陷图案；
形成用于为所述掩模图案的表面和所述凹陷图案的内表面做衬里的保护膜；
去除所述保护膜的一部分，以暴露所述掩模图案的至少上表面；
通过干清洗方法去除所述掩模图案；
去除所述保护膜的剩余部分；
在所述凹陷图案中形成下电极；
去除所述模层；
在所述下电极的表面上形成电介质膜；以及
在所述电介质膜上形成上电极。


2.根据权利要求1所述的方法，其中所述干清洗方法包括不施加偏压的等离子体清洗方法。


3.根据权利要求2所述的方法，其中所述掩模图案包括硅(Si)，以及其中所述等离子体清洗方法使用包括氟自由基的等离子体气体。


4.根据权利要求1所述的方法，其中所述掩模图案的图案密度在所述第二区域中高于所述第一区域中所述掩模图案的图案密度。


5.根据权利要求1所述的方法，其中去除所述保护膜的所述一部分通过回蚀刻执行。


6.根据权利要求1所述的方法，其中去除所述保护膜的所述一部分通过化学机械抛光执行。


7.根据权利要求1所述的方法，其中去除所述保护膜的所述剩余部分通过湿蚀刻执行。


8.根据权利要求1所述的方法，
其中所述半导体衬底包括至少一个晶体管，以及
其中所述下电极电连接到所述至少一个晶体管。


9.根据权利要求1所述的方法，其中在形成所述凹陷图案之后，所述第一区域中所述掩模图案的剩余厚度大于所述第二区域中所述掩模图案的剩余厚度。


10.根据权利要求9所述的方法，其中在通过所述干清洗方法去除所述掩模图案时，所述第二区域中所述掩模图案的去除比所述第一区域中所述掩模图案的去除更早完成。


11.根据权利要求10所述的方法，其中在所述干清洗方法中，所述支撑材料层相对于所述掩模图案的蚀刻选择性是至少500:1。


12.根据权利要求10所述的方法，其中在完成所述第二区域中所述掩模图案的去除之后，所述第二区域中的所述支撑材料层的一部分被去除，直到完成所述第一区域中的所述掩模图案的去除。


13.根据权利要求12所述的方法，其中当完成所述第一区域中的所述掩模图案的去除时，所述第一区域中的所述支撑材料层的上表面与所述第二区域中的所述支撑材料层的上表面之间的水平差的最大值在2nm至20nm内。


14.根据权利要求1所述的方法，
其中所述保护膜通过原子层沉积形成，以及
其中所述保护膜具有0.7nm至5nm的厚度。


15.一种形成半导体器件的方法，该方法包括：
在包括第一区域和第二区域的半导体衬底的所述第二区域中形成晶体管，所述晶体管包括栅极结构和杂质区域；
在所述半导体衬底上形成层间绝缘膜，所述层间绝缘膜覆盖所述...

【专利技术属性】
技术研发人员：崔允荣，林晟洙，姜秉茂，具省模，朴世真，裵珍宇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR