一种面向全景拼接加速的FPGA架构及全景图像拼接方法技术

本发明专利技术公开了一种面向全景拼接加速的FPGA架构及全景图像拼接方法，所述FPGA架构包括：第一VDMA模块和第二VDMA模块，分别用于读取待拼接的第一图像和第二图像，并传输至第一IP核；第一IP核，用于对第一图像和第二图像进行特征点检测，以及像素点梯度幅值和方向计算，并将计算结果传输至第二IP核；第二IP核，用于根据得到的像素点梯度幅值和方向生成特征描述符，并传输至MICROBLAZE软核；MICROBLAZE软核，用于根据特征描述符执行特征点匹配和图像融合。本发明专利技术利用FPGA的高并行度及低功耗的特点有效保证了拼接过程的实时性。

【技术实现步骤摘要】
一种面向全景拼接加速的FPGA架构及全景图像拼接方法
本专利技术属于图像处理
，尤其涉及一种面向全景拼接加速的FPGA架构及全景图像拼接方法。
技术介绍
本部分的陈述仅仅是提供了与本公开相关的
技术介绍
信息，不必然构成在先技术。图像拼接在图像处理领域一直是研究的热点，近些年来关于图像拼接中的图像特征识别算法被广泛的提出，其中最具代表性的是SIFT算法。SIFT即尺度不变特征转换，是一种电脑视觉的算法，用来侦测与描述影像中的局部性特征，该局部特征，对其旋转、尺度缩放保持不变性，对于视角变化、噪声也保持一定程度的稳定性。并且SIFT算法提取特征点还具有多量性，即使只有少数的几个物体也可产生大量的SIFT特征向量，通过在空间尺度中寻找极值点，并提取出其位置、尺度、旋转不变量。所以SIFT算法具有很高的匹配精度和优良的鲁棒性。但是现如今的图像特征识别算法大都利用CPU进行处理，受限于CPU的并行处理能力差，图像特征的识别速度较慢，实时性不高等问题。且特征识别是图像拼接的技术核心，也是整个全景拼接过程中耗时最长的阶段，所以特征识别的速本文档来自技高网...

【技术保护点】
1.一种面向全景拼接加速的FPGA架构，其特征在于，包括：/n第一VDMA模块和第二VDMA模块，分别用于读取待拼接的第一图像和第二图像，并传输至第一IP核；/n第一IP核，用于对第一图像和第二图像进行特征点检测，以及像素点梯度幅值和方向计算，并将计算结果传输至第二IP核；/n第二IP核，用于根据得到的像素点梯度幅值和方向生成特征描述符，并传输至MICROBLAZE软核；/nMICROBLAZE软核，用于根据特征描述符执行特征点匹配和图像融合。/n

【技术特征摘要】
1.一种面向全景拼接加速的FPGA架构，其特征在于，包括：
第一VDMA模块和第二VDMA模块，分别用于读取待拼接的第一图像和第二图像，并传输至第一IP核；
第一IP核，用于对第一图像和第二图像进行特征点检测，以及像素点梯度幅值和方向计算，并将计算结果传输至第二IP核；
第二IP核，用于根据得到的像素点梯度幅值和方向生成特征描述符，并传输至MICROBLAZE软核；
MICROBLAZE软核，用于根据特征描述符执行特征点匹配和图像融合。


2.如权利要求1所述的面向全景拼接的FPGA架构，其特征在于，还包括ARM核，对第一VDMA模块、第二VDMA模块、第一IP核、第二IP核和MICROBLAZE软核的运行进行控制。


3.如权利要求1所述的面向全景拼接的FPGA架构，其特征在于，MICROBLAZE软核执行完成图像融合后，将融合后的图像通过第一VDMA模块回传至DDR中保存。


4.如权利要求1所述的面向全景拼接的FPGA架构，其特征在于，使用BRAM共享数据区和中断处理机制实现MICROBLAZE软核与PS之间的数据交互。


5.一种全景图像拼接方法，其特征在于，包括以下步骤：
对待拼接的第一图像和第二图像并行执行读取、尺度空间建立、特征检测、像素点梯度幅值和方向计算以及特征描述符生成；
基于得到的第一...

【专利技术属性】
技术研发人员：蔡晓军，祝瑶佳，赵梦莹，申兆岩，贾智平，
申请(专利权)人：山东大学，
类型：发明
国别省市：山东;37