数据存储装置、其操作方法以及包括其的存储系统制造方法及图纸

本申请涉及一种数据存储装置。该数据存储装置可包括：存储装置；控制器，该控制器被配置成响应于来自主机装置的请求而控制将数据输入到存储装置和从存储装置中输出数据；以及第二缓冲存储器。控制器可包括第一缓冲存储器，并且被配置成响应于主机装置的写入请求而将由主机装置提供的写入数据存储在第一缓冲存储器中，并且基于写入数据的属性将第一缓冲存储器中存储的写入数据移动到第二缓冲存储器或存储装置中。

【技术实现步骤摘要】
数据存储装置、其操作方法以及包括其的存储系统相关申请的交叉引用本申请要求于2019年3月25日向韩国知识产权局提交的申请号为10-2019-0033711的韩国申请的优先权，其通过引用整体并入本文。
各个实施例总体涉及一种半导体集成装置，且更特别地，涉及一种数据存储装置、该数据存储装置的操作方法以及包括该数据存储装置的存储系统。
技术介绍
存储装置联接到主机装置，并且响应于来自主机装置的请求执行数据输入/输出操作。存储装置可使用各种存储介质以便存储数据。通常，可对存储装置进行配置和操作，使得读取操作比写入操作具有更高的优先级和更少的延迟。不能执行重写操作或就地更新操作的存储装置需要通过将与读取/写入请求一起从主机装置提供的逻辑地址映射到物理地址来处理来自主机装置的请求。一种顺序写入/读取方法包括向存储空间写入数据或从存储空间读取数据，存储空间具有连续物理地址，其中数据具有特定的长度。因为不需要相对于读取或写入数据的每一项对整个存储空间执行地址映射，所以顺序写入/读取方法可支持对存储装置的快速读取操作。如果使用顺序写入方法写入的某些数据发生改变，则存储装置的性能可能会因为无法保证地址的连续性而劣化。
技术实现思路
在实施例中，数据存储装置可包括：存储装置；控制器，被配置成响应于来自主机装置的请求而控制将数据输入到存储装置和从存储装置输出数据；以及第二缓冲存储器。控制器可包括第一缓冲存储器，并且被配置成响应于主机装置的写入请求而将由主机装置提供的写入数据存储在第一缓冲存储器中，并且基于写入数据的属性来将第一缓冲存储器中存储的写入数据移动到第二缓冲存储器或存储装置中。在实施例中，数据存储装置可包括存储装置、第二缓冲存储器和第一缓冲存储器，并且可被配置成包括控制器，该控制器被配置成响应于来自主机装置的写入请求，将具有大于预设参考值的长度的顺序写入数据存储在第二缓冲存储器中，并且响应于用于改变至少一些顺序写入数据的请求，更新第二缓冲存储器内的顺序写入数据。在实施例中，数据存储装置的操作方法是包括存储装置、第二缓冲存储器、控制器以及第一缓冲存储器的数据存储装置的操作方法，其中控制器响应于来自主机装置的请求而控制将数据输入到存储装置和从存储装置输出数据，该操作方法包括：通过控制器，响应于主机装置的写入请求将由主机装置提供的写入数据存储在第一缓冲存储器中，并且通过控制器，基于写入数据的属性将第一缓冲存储器中存储的写入数据移动到第二缓冲存储器或存储装置中。在实施例中，数据存储装置可包括：非易失性存储装置；存储器，被配置成执行就地更新操作；以及处理器，被配置成控制非易失性存储装置存储非顺序写入数据，并且控制存储器高速缓存待存储在非易失性存储器中的顺序写入数据和相应的逻辑地址信息，其中处理器进一步被配置成控制存储器基于被高速缓存的逻辑地址信息和当前被请求写入的逻辑地址信息来更新被高速缓存在其中的至少一些顺序写入数据。附图说明图1示出根据实施例的数据存储装置的配置。图2是示出根据实施例的第二缓冲存储器的管理概念的示图。图3示出根据实施例的控制器的配置。图4示出根据实施例的数据存储装置的配置。图5和图6是示出根据实施例的数据存储装置的操作方法的流程图。图7是示出根据实施例的数据存储装置的操作方法的流程图。图8和图9是示出根据实施例的数据存储系统的示图。图10和图11是示出根据实施例的数据处理系统的示图。图12是示出根据实施例的包括数据存储装置的网络系统的示图。图13是示出根据实施例的数据存储装置中包括的非易失性存储器装置的框图。具体实施方式以下参照附图更详细地描述本专利技术的各个实施例。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其指明所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。如本文所使用的，除非上下文另有明确说明，否则单数形式可包括复数形式，反之亦然。除非另有说明或从上下文清楚地指向单数形式，否则本说明书和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为意味着“一个或多个”。<数据存储装置>图1示出根据实施例的数据存储装置的配置。参照图1，根据实施例的数据存储装置10可包括控制器110、存储装置120和第二缓冲存储器119。控制器110可响应于来自主机装置的请求来控制存储装置120。例如，控制器110可响应于来自主机装置的编程(写入)请求来控制将数据编程到存储装置120中。此外，控制器可响应于来自主机装置的写入请求，向主机装置提供写入到存储装置120中的数据。存储装置120可在控制器110的控制下写入数据或输出写入的数据。存储装置120可利用易失性或非易失性存储器装置来配置。在实施例中，存储装置120可使用诸如以下的各种非易失性存储器装置中的任意一种来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和/或自旋力矩转移磁性RAM(STT-MRAM)。存储装置120可包括多个管芯、或多个芯片、或多个封装。此外，存储装置120可利用其中单个存储器单元中存储一位数据的单层单元，或其中单个存储器单元中存储多位数据的多层单元来配置。在实施例中，存储装置120可利用不支持重写和/或就地更新的存储器装置来配置，但本专利技术不限于此。控制器110可包括处理器111、主机接口113、存储器接口115和第一缓冲存储器117。处理器111可提供使控制器110能够管理存储装置120的各种功能，例如，诸如垃圾收集、地址映射和损耗均衡的功能。处理器111可控制主机接口113、存储器接口115、第一缓冲存储器117和第二缓冲存储器119，从而处理由主机装置提供的写入或读取命令。在实施例中，控制器110可进一步包括用于控制第二缓冲存储器119的操作的第二缓冲存储器控制器(未示出)。主机接口113可提供主机装置与控制器110之间的接口。主机接口113可存储和调度由主机装置提供的命令，并且可向处理器111提供该命令。主机接口113可在处理器111的控制下，将由主机装置提供的写入数据存储在第一缓冲存储器117中，或者向主机装置提供第一缓冲存储器117中存储的读取数据。存储器接口115可提供存储装置120与控制器110之间的接口。存储器接口115可在处理器111的控制下，将第一缓冲存储器117中存储的写入数据传送到存储装置120，或者将从存储装置120读取的数据存储在第一缓冲存储器117中。当数据存储装置10执行写入或读取本文档来自技高网...

【技术保护点】
1.一种数据存储装置，包括：/n存储装置；/n控制器，响应于来自主机装置的请求而控制将数据输入到所述存储装置和从所述存储装置输出数据；以及/n第二缓冲存储器，/n其中所述控制器包括第一缓冲存储器，并且：/n响应于所述主机装置的写入请求，将由所述主机装置提供的写入数据存储在所述第一缓冲存储器中，并且/n基于所述写入数据的属性，将所述第一缓冲存储器中存储的所述写入数据移动到所述第二缓冲存储器或所述存储装置中。/n

【技术特征摘要】
20190325 KR 10-2019-00337111.一种数据存储装置，包括：
存储装置；
控制器，响应于来自主机装置的请求而控制将数据输入到所述存储装置和从所述存储装置输出数据；以及
第二缓冲存储器，
其中所述控制器包括第一缓冲存储器，并且：
响应于所述主机装置的写入请求，将由所述主机装置提供的写入数据存储在所述第一缓冲存储器中，并且
基于所述写入数据的属性，将所述第一缓冲存储器中存储的所述写入数据移动到所述第二缓冲存储器或所述存储装置中。


2.根据权利要求1所述的数据存储装置，其中所述属性包括所述写入数据的长度或所述写入数据的逻辑地址。


3.根据权利要求2所述的数据存储装置，其中当所述写入数据的长度小于参考长度时，所述控制器将所述写入数据从所述第一缓冲存储器移动到所述存储装置。


4.根据权利要求2所述的数据存储装置，其中，当所述写入数据的长度大于所述参考长度时，所述控制器将所述写入数据从所述第一缓冲存储器移动到所述第二缓冲存储器。


5.根据权利要求1所述的数据存储装置，其中所述第二缓冲存储器包括能够重写或就地更新的非易失性存储器装置。


6.根据权利要求1所述的数据存储装置，其中所述控制器将满足设定条件的所述写入数据从所述第二缓冲存储器移动到所述存储装置。


7.根据权利要求6所述的数据存储装置，其中所述控制器根据最近最少使用方案，即LRU方案或所述写入数据已被改变的次数，将所述写入数据从所述第二缓冲存储器移动到所述存储装置中。


8.根据权利要求1所述的数据存储装置，其中所述控制器：
分配所述第二缓冲存储器内的多个槽之中的一个槽，
将所述写入数据从所述第一缓冲存储器移动到所分配的槽中，并且
当所述多个槽之中的空槽的数量小于或等于设定阈值时，将满足设定条件的所述写入数据从所述第二缓冲存储器移动到所述存储装置中。


9.根据权利要求8所述的数据存储装置，其中所述控制器：
根据最近最少使用方案，即LRU方案或所述写入数据已被改变的次数，选择所述多个槽中的任意一个作为所述所分配的槽，并且
将所述所分配的槽的所述写入数据移动到所述存储装置中。


10.根据权利要求1所述的数据存储装置，
其中所述第二缓冲存储器高速缓存与移动到其中的所述写入数据相对应的起始逻辑地址和长度的地址信息，并且
其中当与所述第一缓冲存储器中存储的所述写入数据相对应的所有被请求写入的逻辑地址都被包括在所述地址信息中时，所述控制器将所述写入数据从所述第一缓冲存储器移动到所述第二缓冲存储器中。


11.根据权利要求1所述的数据存储装置，
其中所述第二缓冲存储器高速缓存与移动到其中的所述写入数据相对应的起始逻辑地址和长度的地址信息，并且
其中当与所述第一缓冲存储器中存储的所述写入数据相对应的第一组的被请求写入的逻辑地址被包括在所述地址信息中并且第二组的被请求写入的逻辑地址未包括在所述地址信息中时，所述控制器：
将所述第一组的所述写入数据从所述第一缓冲存储器移动到所述第二缓冲存储器中；并且
将所述第二组的所述写入数据从所述第一缓冲存储器移动到所述存...

【专利技术属性】
技术研发人员：姜寭美，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR