通过硅连接层的配置电路实现全可编程的多裸片FPGA制造技术

本申请公开了一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA中包括层叠设置在同一个硅连接层上的若干个FPGA裸片，裸片之间通过硅连接层内部的跨裸片连线实现互连通信，支持由多个小规模小面积的裸片级联实现大规模大面积的FPGA芯片，减少加工难度，提高芯片生产良率，加快设计速度；有源的硅连接层内设置硅连接层配置电路，每个裸片内部无需专用的配置下载电路，通过硅连接层配置电路可实现对硅连接层可配置逻辑模块以及各个FPGA裸片的统一配置下载，结构简单，可以灵活准确的配置有源硅连接层和各个FPGA裸片，有利于提高跨裸片信号传输的灵活性。

【技术实现步骤摘要】
通过硅连接层的配置电路实现全可编程的多裸片FPGA
本专利技术涉及FPGA
，尤其是一种通过硅连接层的配置电路实现全可编程的多裸片FPGA。
技术介绍
FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于集成电路设计中的原型验证，能够有效验证电路功能的正确性，同时加快电路设计速度。原型验证需要利用FPGA内部的可编程逻辑资源实现电路设计，随着集成电路规模的不断增大及复杂功能的实现，对FPGA的可编程逻辑资源的数量的需求不断提高，后续技术发展和需求的不断增加，FPGA可编程资源数量会成为更大的瓶颈，给该行业发展提出更大的挑战。FPGA规模的增加代表芯片面积不断增大，这样会导致芯片加工难度的提高以及芯片生产良率的降低。
技术实现思路
本专利技术人针对上述问题及技术需求，提出了一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，本专利技术的技术方案如下：一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，硅堆叠连接模块内包括若干个硅堆叠连接点，FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板；硅连接层中布设有相连的硅连接层配置电路和硅连接层可配置逻辑模块，硅连接层配置电路还分别连接各个FPGA裸片内部的裸片可配置逻辑模块，硅连接层配置电路根据获取到的配置码流实现对硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的全可编程。其进一步的技术方案为，硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的地址配置引脚均相连并连接到硅连接层配置电路，硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的数据配置引脚均相连并连接到硅连接层配置电路，硅连接层配置电路对硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行串行统一配置。其进一步的技术方案为，硅连接层可配置逻辑模块和各个裸片可配置逻辑模块中的每个可配置逻辑模块的地址配置引脚和数据配置引脚分别连接至硅连接层配置电路，硅连接层配置电路对硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行并行独立配置。其进一步的技术方案为，硅连接层配置电路对硅连接层可配置逻辑模块和各个裸片可配置逻辑模块统一进行配置地址编码，配置地址内部包括片选信号，硅连接层配置电路通过配置地址中的片选信号选择对所有可配置逻辑模块进行配置或者对部分可配置逻辑模块进行配置。其进一步的技术方案为，硅连接层配置电路通过硅连接层连接至多裸片FPGA的配置模式设置端口，硅连接层配置电路通过配置模式设置端口获取模式选择信号并采用模式选择信号对应的配置模式，配置模式为JTAG、主串、从串、主SPI、从SPI和主BPI中的任意一种。其进一步的技术方案为，硅连接层中布设有Flash存储器，Flash存储器中存储有配置码流，硅连接层配置电路连接Flash存储器并从Flash存储器中获取配置码流。其进一步的技术方案为，Flash存储器支持串行模式；或者，Flash存储器支持并行模式，硅连接层可配置逻辑模块和各个裸片可配置逻辑模块对应的配置码流在Flash存储器中分段存储，硅连接层配置电路对若干个可配置逻辑模块对应的配置码流进行并行下载配置。其进一步的技术方案为，硅连接层配置电路从Flash存储器中获取压缩后的配置码流，并直接根据压缩后的配置码流进行配置。其进一步的技术方案为，硅连接层配置电路从Flash存储器中获取加密后的配置码流，对加密后的配置码流解密后进行配置。其进一步的技术方案为，硅连接层中布设有定时器，硅连接层配置电路连接定时器并根据定时器每隔预定时间间隔进行配置刷新。其进一步的技术方案为，硅连接层配置电路具有码流监视修正功能，硅连接层配置电路每隔预定时间间隔读取多裸片FPGA内部的配置码流进行校验，并在检测到配置码流出现错误时进行修正并重新写入。其进一步的技术方案为，硅连接层配置电路内包括ECC电路，ECC电路用于实现码流监视修正功能，ECC电路每隔预定时间间隔依次读取配置码流中的各个数据帧进行校验，并在检测到数据帧出现错误时修正数据帧并重新写入修正后的数据帧。其进一步的技术方案为，硅连接层配置电路内包括CRC电路，CRC电路用于实现码流监视修正功能，CRC电路每隔预定时间间隔读取可配置逻辑模块对应的配置码流进行校验，并在检测到可配置逻辑模块对应的配置码流出现错误时，对可配置逻辑模块对应的配置码流进行码流重下载。本专利技术的有益技术效果是：本申请的多裸片FPGA支持由多个小规模小面积的FPGA裸片级联实现大规模大面积的FPGA芯片，减少加工难度，提高芯片生产良率，加快设计速度；该多裸片FPGA中在有源的硅连接层内设置硅连接层配置电路，每个FPGA裸片内部无需专用的配置下载电路，通过硅连接层配置电路可实现对硅连接层可配置逻辑模块以及各个FPGA裸片的统一配置下载，结构简单，可以灵活准确的配置有源硅连接层和各个FPGA裸片，有利于提高跨裸片信号传输的灵活性。另外该多裸片FPGA内部还集成了Flash存储器用于存储配置码流，无需外挂专用的非易失性存储器即可完成对整个多裸片FPGA装置的配置下载工作，有利于提高系统的稳定性。硅连接层配置电路支持位流加密、定时刷新、部分重配置，可以提高多裸片FPGA装置的可靠性，满足太空环境等领域对FPGA的高可靠性的要求。附图说明图1是本申请的多裸片FPGA的结构剖视图。图2是本申请中多裸片FPGA内部的一种电路结构图。图3是本申请中多裸片FPGA内部的另一种电路结构图。图4是本申请中的硅连接层配置电路与Flash存储器的连接示意图。图5是硅连接层内的硅连接层可配置逻辑模块的一种电路结构示意图。图6是硅连接层内的硅连接层可配置逻辑模块的另一种电路结构示意图。图7是图1中部分结构放大图。图8是多裸片FPGA中每个FPGA裸片中的连接点引出端的示意图。图9是多裸片FPGA中FPGA裸片之间的互连结构示意图。具体实施方式下面结合附图对本专利技术的具体实施方式做进一步说明。本申请提供一种通过硅连接层的配置电路实现全可编本文档来自技高网...

【技术保护点】
1.一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；/n所述硅连接层中布设有相连的硅连接层配置电路和硅连接层可配置逻辑模块，所述硅连接层配置电路还分别连接各个FPGA裸片内部的裸片可配置逻辑模块，所述硅连接层配置电路根据获取到的配置码流实现对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的全可编程。/n...

【技术特征摘要】
1.一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；
所述硅连接层中布设有相连的硅连接层配置电路和硅连接层可配置逻辑模块，所述硅连接层配置电路还分别连接各个FPGA裸片内部的裸片可配置逻辑模块，所述硅连接层配置电路根据获取到的配置码流实现对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的全可编程。


2.根据权利要求1所述的多裸片FPGA，其特征在于，
所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的地址配置引脚均相连并连接到所述硅连接层配置电路，所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的数据配置引脚均相连并连接到所述硅连接层配置电路，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行串行统一配置。


3.根据权利要求1所述的多裸片FPGA，其特征在于，
所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块中的每个可配置逻辑模块的地址配置引脚和数据配置引脚分别连接至所述硅连接层配置电路，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行并行独立配置。


4.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块统一进行配置地址编码，配置地址内部包括片选信号，所述硅连接层配置电路通过配置地址中的片选信号选择对所有可配置逻辑模块进行配置或者对部分可配置逻辑模块进行配置。


5.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置电路通过所述...

【专利技术属性】
技术研发人员：单悦尔，徐彦峰，范继聪，张艳飞，闫华，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：江苏;32