一种低功耗互补型数字可变增益放大器制造技术

本发明专利技术涉及一种低功耗互补型数字可变增益放大器，通过将跨导级与跨阻级分开，应用控制跨导级等效跨导的方式实现对增益的控制，并根据接入的跨导级级数不同，改变跨导放大器的跨导值gm，以及通过接入互补型跨导管，在达到相同的跨导值时，可降低一半的跨导级电流；不仅如此，方案中通过使用互补型输入跨导管，使得跨导级在得到相同跨导值时，可节省一半的功耗，并使输出跨阻级保持恒定的带宽与增益；实际应用中，当需要驱动大的负载时，输出端可同时从跨阻放大器与跨导放大器中抽取电流，驱动能力大；因此，本发明专利技术相对于传统数字可变增益放大器具有带宽恒定、直流工作点稳定，芯片面积小、驱动能力强等特点。

【技术实现步骤摘要】
一种低功耗互补型数字可变增益放大器
本专利技术涉及一种低功耗互补型数字可变增益放大器，属于可变增益放大器

技术介绍
在射频接收系统中，需要根据接收到的信号的大小来调整对信号的放大倍数，可变增益放大器是实现该功能的关键模块。根据系统的需要，可变增益放大器考虑增益控制范围、增益控制精度、带宽、线性度、功耗等问题。根据控制放大和实现的不同，可变增益放大器主要分为模拟可变增益放大器（VGA）和数字可变增益放大器（PGA），而由于数字可变增益放大器的增益控制实现方法简单，增益控制精度高，结构简单清晰等原因，逐渐成为主流。数字可变增益放大器（PGA）较常用的实现方法是通过控制全差分放大器的反馈电阻实现增益的控制，然而反馈系数的改变会影响放大器的闭环增益与带宽，为保证电路在所有增益状态下的稳定，需要牺牲电路的直流增益或者功耗，牺牲直流增益使得电路对后级的驱动能力降低，而增加功耗将不利于低功耗设计的实现。
技术实现思路
本专利技术所要解决的技术问题是提供一种低功耗互补型数字可变增益放大器，采用全新架构方案，在实现同样等效增益的同时，可节约一半的跨导级电流，显著降低功耗，并有效保证输出跨阻放大器增益与带宽恒定。本专利技术为了解决上述技术问题采用以下技术方案：本专利技术设计了一种低功耗互补型数字可变增益放大器，包括跨导放大器和跨阻放大器，其中，跨导放大器包括至少一个跨导级，各个跨导级的结构彼此相同，各个跨导级彼此并联连接构成跨导放大器，跨导放大器用于将输入的电压信号转化成输出的电流信号，并通过控制各跨导级在电路实施应用中的接入，实现对所接入各跨导级等效跨导值与增益的控制；跨导放大电路的输出端对接跨阻放大器的输入端，跨阻放大器用于将跨导放大器所输出的电流信号进行放大、并转化为电压信号进行输出。作为本专利技术的一种优选技术方案：所述跨导放大器中的各个跨导级分别均包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一开关Ctr1、第二开关Ctr2、第三开关Ctr3、第四开关Ctr4；各个跨导级的结构中：第一PMOS管MP1的栅极经第三开关Ctr3对接PMOS管偏置电压Vbp，第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极、第三PMOS管MP3的源极相连接；第二PMOS管MP2的栅极与第二NMOS管MN2的栅极相连后、对接第一开关Ctr1的其中一端，第一开关Ctr1的另一端构成跨导级的正极输入端；第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，且该相连位置构成跨导级的正极输出端；第三PMOS管MP3的栅极与第三NMOS管MN3的栅极相连后、对接第二开关Ctr2的其中一端，第二开关Ctr2的另一端构成跨导级的负极输入端；第三PMOS管MP3的漏极与第三NMOS管MN3的漏极相连，且该相连位置构成跨导级的负极输出端；第一NMOS管MN1的漏极分别与第二NMOS管MN2的源极、第三NMOS管MN3的源极相连接；第一NMOS管MN1的栅极经第四开关Ctr4对接NMOS管偏置电压Vbn；第一NMOS管MN1的源极接地；各个跨导级的正极输入端彼此相连，且该相连位置构成跨导放大器的正极电压输入端Vin+；各个跨导级的负极输入端彼此相连，且该相连位置构成跨导放大器的负极电压输入端Vin-；各个跨导级的正极输出端彼此相连，且该相连位置构成跨导放大器的正极电流输出端；各个跨导级的负极输出端彼此相连，且该相连位置构成跨导放大器的负极电流输出端；各个跨导级中第一PMOS管MP1的源极彼此相连，且该相连位置对接电源VDD；跨导放大器的正极电压输入端Vin+、负极电压输入端Vin-分别接收所输入正极电压信号、负极电压信号，跨导放大器的正极电流输出端、负极电流输出端针对处理所获得的电流信号，分别实现正极电流信号的输出、负极电流信号的输出。作为本专利技术的一种优选技术方案：所述跨阻放大器包括结构彼此相同的两个侧位结构，各侧位结构分部均包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、电阻R1；各侧位结构中：第四PMOS管MP4的栅极与漏极相连，且该相连位置与第六PMOS管MP6的栅极、第四NMOS管MN4的漏极相连接；第五PMOS管MP5的漏极分部连接第四NMOS管MN4的栅极、第五NMOS管MN5的漏极；第四NMOS管MN4的源极、第六NMOS管MN6的漏极、第五NMOS管MN5的栅极三者相连，且该相连位置构成侧位结构的输入端；第六NMOS管MN6的栅极对接NMOS偏置电压Vbn；第六PMOS管MP6的漏极、第七NMOS管MN7的漏极、第一电阻R1的其中一端三者相连，且该相连位置构成侧位结构的输出端；两侧位结构中的第四PMOS管MP4的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极共六者彼此相连，且该相连位置对接电源VDD；两侧位结构中第五PMOS管MP5的栅极彼此相连，且该相连位置对接PMOS偏置电压Vbp；两侧位结构中的第六NMOS管MN6的源极、第五NMOS管MN5的源极、第七NMOS管MN7的源极共六者彼此相连，且该相连位置接地；两侧位结构中电阻R1的另一端彼此相连，且该相连位置分别对接两侧位结构中第七NMOS管MN7的栅极；其中一侧位结构的输入端构成跨阻放大器的正极电流输入端，且该侧位结构的输出端构成跨阻放大器的负极电压输出端Vout-；另一侧位结构的输入端构成跨阻放大器的负极电流输入端，且该侧位结构的输出端构成跨阻放大器的正极电压输出端Vout+；跨阻放大器的正极电流输入端、负极电流输入端分别对接跨导放大器的正极电流输出端、负极电流输出端，跨阻放大器的正极电流输入端、负极电流输入端分别接收跨导放大器输出的正极电流信号、负极电流信号，跨阻放大器的正极电压输出端Vout+、负极电压输出端Vout-针对处理所获得的电压信号，分别实现正极电压信号的输出、负极电压信号的输出。本专利技术所述一种低功耗互补型数字可变增益放大器，采用以上技术方案与现有技术相比，具有以下技术效果：本专利技术所设计低功耗互补型数字可变增益放大器，通过将跨导级与跨阻级分开，应用控制跨导级等效跨导的方式实现对增益的控制，并根据接入的跨导级级数不同，改变跨导放大器的跨导值gm，以及通过接入互补型跨导管，在达到相同的跨导值时，可降低一半的跨导级电流；不仅如此，方案中通过使用互补型输入跨导管，使得跨导级在得到相同跨导值时，可节省一半的功耗，并使输出跨阻级保持恒定的带宽与增益；实际应用中，当需要驱动大的负载时，输出端可同时从跨阻放大器与跨导放大器中抽取电流，驱动能力大；因此，本专利技术相对于传统数字可变增益放大器具有带宽恒定、直流工作点稳定，芯片面积小、驱动能力强等特点。附图说明图1为本专利技术所设计低功耗互补型数字可变增益放大器的电路图；图2为专利技术所设计中跨阻放大器的电路图。...

【技术保护点】
1.一种低功耗互补型数字可变增益放大器，其特征在于：包括跨导放大器和跨阻放大器，其中，跨导放大器包括至少一个跨导级，各个跨导级的结构彼此相同，各个跨导级彼此并联连接构成跨导放大器，跨导放大器用于将输入的电压信号转化成输出的电流信号，并通过控制各跨导级在电路实施应用中的接入，实现对所接入各跨导级等效跨导值与增益的控制；/n跨导放大电路的输出端对接跨阻放大器的输入端，跨阻放大器用于将跨导放大器所输出的电流信号进行放大、并转化为电压信号进行输出。/n

【技术特征摘要】
1.一种低功耗互补型数字可变增益放大器，其特征在于：包括跨导放大器和跨阻放大器，其中，跨导放大器包括至少一个跨导级，各个跨导级的结构彼此相同，各个跨导级彼此并联连接构成跨导放大器，跨导放大器用于将输入的电压信号转化成输出的电流信号，并通过控制各跨导级在电路实施应用中的接入，实现对所接入各跨导级等效跨导值与增益的控制；
跨导放大电路的输出端对接跨阻放大器的输入端，跨阻放大器用于将跨导放大器所输出的电流信号进行放大、并转化为电压信号进行输出。


2.根据权利要求1所述一种低功耗互补型数字可变增益放大器，其特征在于：所述跨导放大器中的各个跨导级分别均包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一开关Ctr1、第二开关Ctr2、第三开关Ctr3、第四开关Ctr4；
各个跨导级的结构中：第一PMOS管MP1的栅极经第三开关Ctr3对接PMOS管偏置电压Vbp，第一PMOS管MP1的漏极分别与第二PMOS管MP2的源极、第三PMOS管MP3的源极相连接；第二PMOS管MP2的栅极与第二NMOS管MN2的栅极相连后、对接第一开关Ctr1的其中一端，第一开关Ctr1的另一端构成跨导级的正极输入端；第二PMOS管MP2的漏极与第二NMOS管MN2的漏极相连，且该相连位置构成跨导级的正极输出端；第三PMOS管MP3的栅极与第三NMOS管MN3的栅极相连后、对接第二开关Ctr2的其中一端，第二开关Ctr2的另一端构成跨导级的负极输入端；第三PMOS管MP3的漏极与第三NMOS管MN3的漏极相连，且该相连位置构成跨导级的负极输出端；第一NMOS管MN1的漏极分别与第二NMOS管MN2的源极、第三NMOS管MN3的源极相连接；第一NMOS管MN1的栅极经第四开关Ctr4对接NMOS管偏置电压Vbn；第一NMOS管MN1的源极接地；
各个跨导级的正极输入端彼此相连，且该相连位置构成跨导放大器的正极电压输入端Vin+；各个跨导级的负极输入端彼此相连，且该相连位置构成跨导放大器的负极电压输入端Vin-；各个跨导级的正极输出端彼此相连，且该相连位置构成跨导放大器的正极电流输出端；各个跨导级的负极输出端彼此相连，且该相连位置构成跨导放大器的负极电流输出端；各个跨导级中第一PMOS管MP1的源极彼此相连，且该相连位置对接电源VDD；
跨导放大器的正极电...

【专利技术属性】
技术研发人员：刘新宁，陈超，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32