【技术实现步骤摘要】
封装结构及其制作方法
本专利技术涉及集成电路封装领域，特别涉及一种电磁干扰屏蔽系统封装结构。
技术介绍
在电子系统级封装SiP制造过程中，随着封装尺寸的小型化，它要求数字电路，模拟电路，和射频电路集成在一个系统内，系统内不同芯片的搭配组合，当芯片间距离过近时，会发生串扰，尤其是高频模拟芯片，其可靠性常会受到电磁干扰，当前急需研发一种电磁干扰屏蔽封装结构，适应产品发展小型化的趋势。
技术实现思路
本专利技术的一实施例提供一种封装结构，包括：基板，至少二射频芯片模块，塑封体，沟槽，焊料填充体和屏蔽层。该基板上设置有实心接地铜皮层；该至少二射频芯片模块设置在该基板上；该塑封体设置于该基板上且覆盖于该基板的表面，并将该至少二射频芯片模块包覆其内；该沟槽位于相邻的该二该射频芯片模块之间且贯通该塑封体的上下表面；该焊料填充体填充于该沟槽内且该焊料填充体的上表面与该塑封体的上表面相平齐；该屏蔽层覆盖于该塑封体的上表面及侧面、该焊料填充体的上表面和该基板的侧面；其中，该实心接地铜皮层的位置对应于该沟槽的位置且与该...
【技术保护点】
1.一种封装结构，其特征在于，包括：/n一基板，表层设置有一实心接地铜皮层；/n至少二射频芯片模块，设置于该基板上；/n一塑封体，设置于该基板上且包覆该至少二射频芯片模块；/n一沟槽，贯通该塑封体的上下表面且位于相邻的该二射频芯片模块之间；/n一焊料填充体，填充于该沟槽内；以及/n一屏蔽层，覆盖该塑封体的上表面及侧面、该焊料填充体的上表面与该基板的侧面；/n其中，该实心接地铜皮层对应于该沟槽的底面且与该焊料填充体接触。/n
【技术特征摘要】
1.一种封装结构，其特征在于，包括：
一基板，表层设置有一实心接地铜皮层；
至少二射频芯片模块，设置于该基板上；
一塑封体，设置于该基板上且包覆该至少二射频芯片模块；
一沟槽，贯通该塑封体的上下表面且位于相邻的该二射频芯片模块之间；
一焊料填充体，填充于该沟槽内；以及
一屏蔽层，覆盖该塑封体的上表面及侧面、该焊料填充体的上表面与该基板的侧面；
其中，该实心接地铜皮层对应于该沟槽的底面且与该焊料填充体接触。
2.如权利要求1所述的封装结构，其特征在于，该基板的材料为刚性有机积层多层板材，具有多层金属电路层且具有完整的地平面层。
3.如权利要求2所述的封装结构，其特征在于，该基板的金属电路层层叠10至12层。
4.如权利要求1所述的封装结构，其特征在于，该塑封体的材料为绝缘的且粘度较小的热固性材料。
5.如权利要求1所述的封装结构，其特征在于，该实心接地铜皮层的材料采用铜，该焊料填充体的材料采用银基材料，二者接触部分形成金属隔离墙。
6.如权利要求1所述的封装结构，其特征在于，该沟槽包括一沟槽上面、一沟槽墙面和一沟槽底面。
7.如权利要求6所述的封装结构，其特征在于，该实心接地铜皮层的宽度大于等于100微米，该沟槽底面的宽度大于等于50微米，该沟槽上面的宽度是该沟槽底面宽度的3至6倍，该沟槽墙面的深度占该沟槽的深度的比例大于等于50％。
8.如权利要求1所述的封装结构，其特征在于，该塑封体的上表面与该焊料填充体的上表面相平齐。
9.如权利要求1所述的封装结构，其特征在于，该屏蔽层的厚度为2至10微米。
10.如权利要求1所述的封装结构，其特征在于，还包括：
一通信芯片模块，设置于该基板上。
11.如权利要求10所述的封装结构，其特征在于，该通信芯片模块的高度小于等于200微米。
12.如权利要求10所述的封装结构，其特征在于，该通信芯片模块相对于该至少二射频芯片模块位于该基板的异侧且通过多个微焊球贴装于基板上。
13.如权利要求10所述的封装结构，其特征在于，该通信芯片模块与至少二射频芯片模块位于该基板的同一侧且直接贴装于该基板上，且该通信芯片模块不被该塑封体所包覆。
14.如权利要求1所述的封装结构，其特征在于，还包括：
多个焊球，设置于该基板上且相对于该至少二射频芯片模块位于该基板的异侧。
15.一种封装结构的制作方法，其特征在于，包括：
提供表面设置有至少二射频芯片模块及表层设...
【专利技术属性】
技术研发人员：刘鹏，周小磊，康文彬，
申请(专利权)人：立讯电子科技昆山有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。