一种母板电路制造技术

本发明专利技术公开了一种母板电路，包括，数据采集模块插槽、信号处理模块插槽、高速共享缓存模块插槽、CPU主板、电源管理模块、电源和总线；所述数据采集模块插槽与所述信号处理模块插槽连接，所述高速共享缓存模块插槽与所述信号处理模块插槽连接，所述CPU主板与所述信号处理模块插槽连接，所述电源管理模块与所述数据采集模块插槽、所述信号处理模块插槽、所述高速共享缓存模块插槽、所述CPU主板和所述电源连接，所述连接均采用所述总线连接；本发明专利技术采用高速差分串行总线，进行点对点传输，每个传输通道独享带宽，不会因为某个硬件的频率而影响整个系统性能的发挥，充分利用先进的点到点互连，降低了系统硬件平台设计的复杂性。

【技术实现步骤摘要】
一种母板电路
本专利技术涉及数据采集和数据处理
，具体涉及一种数据处理和采集的母板电路。
技术介绍
针对地面共振试验及颤振试飞试验中航空发动机、机翼等部件热模态参数的高精度和颤振边界准确预测应用需求，需要研发多通道动态特征测试仪。而测试仪数采系统的关键部件之一即为其母板电路。如何实现数据采集卡、DSP信号处理板卡、高速共享缓存模块和ARM主板等相互连接通信，是数据采集系统母板电路的主要挑战。
技术实现思路
本专利技术的目的在于提供一种母板电路，用以解决现有多通道动态高速数据采集的问题，为实现上述目的，本专利技术实现数据采集卡、DSP信号处理板卡、高速共享缓存模块和ARM主板等相互连接通信。具体地，包括：数据采集模块插槽、信号处理模块插槽、高速共享缓存模块插槽、CPU主板、电源管理模块、电源和总线；所述数据采集模块插槽与所述信号处理模块插槽连接，所述高速共享缓存模块插槽与所述信号处理模块插槽连接，所述CPU主板与所述信号处理模块插槽连接，所述电源管理模块与所述数据采集模块插槽、所述信号处理模块插槽、所述高速共享缓存模块插槽、所述CPU主板和所述电源连接，所述连接均采用所述总线连接；所述数据采集模块插槽用于安装数据采集模块进行数据采集；所述信号处理模块插槽用于安装信号处理模块对采集的数据进行数据处理；所述高速共享缓存模块插槽用于安装缓存模块；所述CPU主板用于对信号处理模块传送过来的数据进行数据处理；所述电源管理模块用于对电源进行降压、升压和滤波，为所述数据采集模块、所述信号处理模块、所述高速共享缓存模块和所述CPU主板提供供电。优选的，所述总线采用CPCIe总线，每条CPCIe总线支持32个通道，每个通道带宽大于250MB/s。优选的，所述CPCIe总线采用高速差分串行总线，进行点对点传输，每个传输通道占用单独带宽。优选的，所述CPCIe总线插槽的参考时钟，频率范围为100MHz±300ppm。优选的，所述CPCIe总线插槽支持热插拔。优选的，所述电源管理模块可以提供+3.3V、3.3Vaux及+12V三种电压。优选的，所述数据采集模块插槽可以安装大于1，小于等于64通道动态数据采集模块。优选的，所述信号处理模块插槽可以安装大于1，小于等于8个所述信号处理模块。优选的，所述母板配置了1个所述高速共享缓存模块、1个所述CPU主板、1个所述电源管理模块、1个所述电源。优选的，所述电源采用锂电池供电，电池容量为1000-5000mAh。本专利技术方法具有如下优点：采用高速差分串行总线，进行点对点传输，每个传输通道独享带宽，不会因为某个硬件的频率而影响整个系统性能的发挥，充分利用先进的点到点互连，降低了系统硬件平台设计的复杂性。母板电路，为整个数据采集系统的正常高效运行提供了重要基础。附图说明图1根据一示例性实施例示出的母板电路原理框图示意图；图2根据一示例性实施例示出的各个子板卡与母板卡的连接关系示意图；图中：1—数据采集模块插槽，2—信号处理模块插槽，3—高速共享缓存模块插槽，4—CPU主板，5—电源管理模块，6—电源，7—总线。具体实施方式下面将结合具体实施方案对本专利技术的技术方案进行清楚、完整的描述，但是本领域技术人员应当理解，下文所述的实施方案仅用于说明本专利技术，而不应视为限制本专利技术的范围。基于本专利技术中的实施方案，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方案，都属于本专利技术保护的范围。下面结合附图及实施例对本专利技术做进一步描述：如图1所示的，一种母板电路，其特征在于，包括，数据采集模块插槽、信号处理模块插槽、高速共享缓存模块插槽、CPU主板、电源管理模块、电源和总线；所述数据采集模块插槽与所述信号处理模块插槽连接，所述高速共享缓存模块插槽与所述信号处理模块插槽连接，所述CPU主板与所述信号处理模块插槽连接，所述电源管理模块与所述数据采集模块插槽、所述信号处理模块插槽、所述高速共享缓存模块插槽、所述CPU主板和所述电源连接，所述连接均采用所述总线连接；所述数据采集模块插槽用于安装数据采集模块进行数据采集；所述信号处理模块插槽用于安装信号处理模块对采集的数据进行数据处理；所述高速共享缓存模块插槽用于安装缓存模块；所述CPU主板用于对信号处理模块传送过来的数据进行数据处理；所述电源管理模块用于对电源进行降压、升压和滤波，为所述数据采集模块、所述信号处理模块、所述高速共享缓存模块和所述CPU主板提供供电。根据上述方案，进一步，所述总线采用CPCIe总线，每条CPCIe总线支持32个通道，每个通道带宽大于250MB/s。根据上述方案，进一步，所述CPCIe总线采用高速差分串行总线，进行点对点传输，每个传输通道占用单独带宽。根据上述方案，进一步，所述CPCIe总线插槽的参考时钟，频率范围为100MHz±300ppm。根据上述方案，进一步，所述CPCIe总线插槽支持热插拔。根据上述方案，进一步，所述电源管理模块可以提供+3.3V、3.3Vaux及+12V三种电压。根据上述方案，进一步，所述数据采集模块插槽可以安装64通道动态数据采集模块。根据上述方案，进一步，如图2所示，所述信号处理模块插槽可以安装8个所述信号处理模块。根据上述方案，进一步，如图2所示，所述母板配置了1个所述高速共享缓存模块、1个所述CPU主板、1个所述电源管理模块、1个所述电源。根据上述方案，进一步，如图2所示，所述电源采用锂电池供电，电池容量为1000-5000mAh，优选为4400mAh。虽然，上文中已经用一般性说明及具体实施例对本专利技术作了详尽的描述，但在本专利技术基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本专利技术精神的基础上所做的这些修改或改进，均属于本专利技术要求保护的范围。本文档来自技高网...

【技术保护点】
1.一种母板电路，其特征在于，包括，数据采集模块插槽、信号处理模块插槽、高速共享缓存模块插槽、CPU主板、电源管理模块、电源和总线；/n所述数据采集模块插槽与所述信号处理模块插槽连接，所述高速共享缓存模块插槽与所述信号处理模块插槽连接，所述CPU主板与所述信号处理模块插槽连接，所述电源管理模块与所述数据采集模块插槽、所述信号处理模块插槽、所述高速共享缓存模块插槽、所述CPU主板和所述电源连接，所述连接均采用所述总线连接；/n所述数据采集模块插槽用于安装数据采集模块进行数据采集；/n所述信号处理模块插槽用于安装信号处理模块对采集的数据进行数据处理；/n所述高速共享缓存模块插槽用于安装缓存模块；/n所述CPU主板用于对信号处理模块传送过来的数据进行数据处理；/n所述电源管理模块用于对电源进行降压、升压和滤波，为所述数据采集模块、所述信号处理模块、所述高速共享缓存模块和所述CPU主板提供供电。/n

【技术特征摘要】
1.一种母板电路，其特征在于，包括，数据采集模块插槽、信号处理模块插槽、高速共享缓存模块插槽、CPU主板、电源管理模块、电源和总线；
所述数据采集模块插槽与所述信号处理模块插槽连接，所述高速共享缓存模块插槽与所述信号处理模块插槽连接，所述CPU主板与所述信号处理模块插槽连接，所述电源管理模块与所述数据采集模块插槽、所述信号处理模块插槽、所述高速共享缓存模块插槽、所述CPU主板和所述电源连接，所述连接均采用所述总线连接；
所述数据采集模块插槽用于安装数据采集模块进行数据采集；
所述信号处理模块插槽用于安装信号处理模块对采集的数据进行数据处理；
所述高速共享缓存模块插槽用于安装缓存模块；
所述CPU主板用于对信号处理模块传送过来的数据进行数据处理；
所述电源管理模块用于对电源进行降压、升压和滤波，为所述数据采集模块、所述信号处理模块、所述高速共享缓存模块和所述CPU主板提供供电。


2.根据权利要求1所述的母板电路，其特征在于，所述总线采用CPCIe总线，每条CPCIe总线支持32个通道，每个通道带宽大于250MB/s。


3.根据权利要求2所述的母板电路，其特...

【专利技术属性】
技术研发人员：邢优胜，
申请(专利权)人：恒信大友北京科技有限公司，
类型：发明
国别省市：北京;11