现场可编程逻辑门阵列的配置系统和方法技术方案

本发明专利技术涉及现场可编程逻辑门阵列技术领域，具体涉及现场可编程逻辑门阵列的配置系统和方法，该系统包括：NAND存储器和FPGA；NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，FPGA包括：第二配置接口和NAND接口，第二配置接口与第一配置接口连接，NAND接口与NAND控制器连接。本发明专利技术将配码文件和访问数据一同存储在NAND存储器中，实现了FPGA的配置和存储一体化，整个系统只需要一颗外部存储器，节省了单独的FPGA配置存储器电路开销，节约了板级面积，减少了板级开发难度。同时，NAND存储器的大容量特点可为FPGA存储多个配置版本，提高了FPGA配置的灵活性。

【技术实现步骤摘要】
现场可编程逻辑门阵列的配置系统和方法
本专利技术涉及现场可编程逻辑门阵列
，具体涉及现场可编程逻辑门阵列的配置系统和方法。
技术介绍
现场可编程逻辑门阵列(FieldProgrammableGateArray，FPGA)作为灵活可配置器件，随着信息产业以及微电子的发展，越来越多的应用于视频图像处理、通信领域、数字信号处理等领域，并要求FPGA具备多种功能和更强的数据处理能力。传统的FPGA系统，需要与配置存储器和数据存储器连接，配合使用。其结构如图1所示，配置存储器一般采用NOR存储器，用于存储FPGA配码，上电后将配码传输给FPGA，完成上电配置。数据存储器一般采用NAND存储器，用于存放FPGA访问数据。然而，上述现有技术存在如下技术缺陷：上述传统方案中，在板级布局时，需要布置两颗存储器芯片，增加了板级面积开销和设计复杂度。并且NOR存储器的容量较小，在几十至几百兆比特范围，而且与FPGA配套的NOR存储器一般只够存放一个版本配码。
技术实现思路
本专利技术的目的是提供现场可编程逻辑门阵列的配置系统和方法，以解决现有技术中需要通过NOR存储器存储FPGA配码文件的技术问题。本专利技术实施例提供了以下方案：依据本专利技术的第一个方面，本专利技术实施例提供现场可编程逻辑门阵列的配置系统，包括：NAND存储器和FPGA；所述NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，所述FPGA包括：第二配置接口和NAND接口，所述第二配置接口与所述第一配置接口连接，所述NAND接口与所述NAND控制器连接；所述配码阵列，用于存储多个版本的配码文件；所述第一配置接口，用于在上电之后，从所述配码阵列中读取第一配码，并将所述第一配码发送至所述第二配置接口，以使所述FPGA进行配置；所述数据阵列，用于存储所述FPGA的访问数据；所述FPGA，用于通过所述NAND接口向所述NAND控制器发送数据读写指令；所述NAND控制器，用于根据所述数据读写指令对所述数据阵列进行读写操作。优选的，所述NAND存储器，还包括：版本切换模块；所述FPGA，用于通过所述NAND接口将版本切换指令发送至所述NAND控制器；所述NAND控制器，还用于将所述版本切换指令发送至所述版本切换模块；所述版本切换模块，用于从所述版本切换指令中提取第二配码的版本信息，并根据所述版本信息更改所述第一配置接口中访问的配码地址；所述第一配置接口，还用于根据所述配码地址从所述配码阵列中读取所述第二配码，并将所述第二配码发送至所述第二配置接口，以使所述FPGA进行配置。优选的，所述配码阵列，还用于存储所述配码文件的备份配码；所述版本切换模块，还用于检测所述第一配置接口是否接收到所述第二配置接口返回的配置成功信号；若所述第一配置接口未接收到所述配置成功信号，则向所述第一配置接口发送二次配置指令；所述第一配置接口，还用于根据所述二次配置指令从所述配码阵列中读取所述第一配码的备份配码，并将所述第一配码的备份配码发送至所述第二配置接口，以使所述FPGA进行二次配置。优选的，所述配码阵列，还用于存储所述配码文件的冗余配码；所述NAND存储器，还包括：配码保护模块，用于对所述配码文件进行错误检查和纠正ECC校验，以及对所述冗余配码进行控制。优选的，所述NAND存储器，还包括：第一JTAG接口，用于将所述多个版本的配码文件烧写入所述配码阵列中。优选的，所述FPGA，还包括：第二JTAG接口，用于对所述FPGA进行初始配置；所述FPGA，还用于通过所述NAND接口访问外部存储器，将所述外部存储器中的配码文件烧写至所述配码阵列中。依据本专利技术的第二个方面，提供了现场可编程逻辑门阵列的配置方法，基于现场可编程逻辑门阵列的配置系统，所述系统包括：NAND存储器和FPGA；所述NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，所述FPGA包括：第二配置接口和NAND接口；所述方法包括：所述NAND存储器在上电之后，通过所述第一配置接口从所述配码阵列中读取第一配码，并将所述第一配码发送至所述FPGA的所述第二配置接口，以使所述FPGA进行配置，所述配码阵列中存储有多个版本的配码文件；所述FPGA通过所述NAND接口向所述NAND控制器发送数据读写指令；所述NAND控制器根据所述数据读写指令对所述数据阵列进行读写操作，所述数据阵列中存储有所述FPGA的访问数据。优选的，所述方法还包括：所述FPGA通过所述NAND接口将版本切换指令发送至所述NAND存储器的版本切换模块；所述版本切换模块从所述版本切换指令中提取第二配码的版本信息，并根据所述版本信息更改所述第一配置接口中访问的配码地址；所述第一配置接口根据所述配码地址从所述配码阵列中读取所述第二配码，并将所述第二配码发送至所述第二配置接口，以使所述FPGA进行配置。优选的，所述将所述第二配码发送至所述第二配置接口之后，所述方法还包括：所述版本切换模块若未接收到所述FPGA返回的配置成功信号，则通过所述第一配置接口从所述配码阵列中读取所述第一配码的备份配码，并将所述第一配码的备份配码发送至所述第二配置接口，以使所述FPGA进行配置，所述配码阵列中存储有所述配码文件的备份配码。优选的，所述方法还包括：所述NAND存储器的配码保护模块对所述配码文件进行错误检查和纠正ECC校验，以及对所述配码文件的冗余配码进行控制，所述配码阵列中存储有所述配码文件的冗余配码。本专利技术与现有技术相比，具有如下的优点和有益效果：本专利技术的现场可编程逻辑门阵列的配置系统，包括：NAND存储器和FPGA；所述NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，所述FPGA包括：第二配置接口和NAND接口，所述第二配置接口与所述第一配置接口连接，所述NAND接口与所述NAND控制器连接；所述配码阵列，用于存储多个版本的配码文件；所述第一配置接口，用于在上电之后，从所述配码阵列中读取第一配码，并将所述第一配码发送至所述第二配置接口，以使所述FPGA进行配置；所述FPGA，用于通过所述NAND接口将访问数据发送至所述NAND控制器；所述NAND控制器，用于将所述访问数据传输至所述数据阵列；所述数据阵列，用于存储所述FPGA的访问数据。本专利技术将配码文件和访问数据均存储在NAND存储器中，实现了所述FPGA的配置和存储一体化，取消了现有技术中的NOR存储器，整个系统只需要一颗外部存储器，节省了单独的FPGA配置存储器电路开销，节约了板级面积，减少了板级开发难度。同时，NAND存储器的大容量特点可为FPGA存储多个配置版本，提高了FPGA配置的灵活性。附图说明为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附本文档来自技高网...

【技术保护点】
1.现场可编程逻辑门阵列的配置系统，其特征在于，所述系统包括：NAND存储器和FPGA；/n所述NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，所述FPGA包括：第二配置接口和NAND接口，所述第二配置接口与所述第一配置接口连接，所述NAND接口与所述NAND控制器连接；/n所述配码阵列，用于存储多个版本的配码文件；/n所述第一配置接口，用于在上电之后，从所述配码阵列中读取第一配码，并将所述第一配码发送至所述第二配置接口，以使所述FPGA进行配置；/n所述数据阵列，用于存储所述FPGA的访问数据；/n所述FPGA，用于通过所述NAND接口向所述NAND控制器发送数据读写指令；/n所述NAND控制器，用于根据所述数据读写指令对所述数据阵列进行读写操作。/n

【技术特征摘要】
1.现场可编程逻辑门阵列的配置系统，其特征在于，所述系统包括：NAND存储器和FPGA；
所述NAND存储器包括：数据阵列、配码阵列、第一配置接口和NAND控制器，所述FPGA包括：第二配置接口和NAND接口，所述第二配置接口与所述第一配置接口连接，所述NAND接口与所述NAND控制器连接；
所述配码阵列，用于存储多个版本的配码文件；
所述第一配置接口，用于在上电之后，从所述配码阵列中读取第一配码，并将所述第一配码发送至所述第二配置接口，以使所述FPGA进行配置；
所述数据阵列，用于存储所述FPGA的访问数据；
所述FPGA，用于通过所述NAND接口向所述NAND控制器发送数据读写指令；
所述NAND控制器，用于根据所述数据读写指令对所述数据阵列进行读写操作。


2.根据权利要求1所述的系统，其特征在于，所述NAND存储器，还包括：版本切换模块；
所述FPGA，用于通过所述NAND接口将版本切换指令发送至所述NAND控制器；
所述NAND控制器，还用于将所述版本切换指令发送至所述版本切换模块；
所述版本切换模块，用于从所述版本切换指令中提取第二配码的版本信息，并根据所述版本信息更改所述第一配置接口中访问的配码地址；
所述第一配置接口，还用于根据所述配码地址从所述配码阵列中读取所述第二配码，并将所述第二配码发送至所述第二配置接口，以使所述FPGA进行配置。


3.根据权利要求2所述的系统，其特征在于，所述配码阵列，还用于存储所述配码文件的备份配码；
所述版本切换模块，还用于检测所述第一配置接口是否接收到所述第二配置接口返回的配置成功信号；若所述第一配置接口未接收到所述配置成功信号，则向所述第一配置接口发送二次配置指令；
所述第一配置接口，还用于根据所述二次配置指令从所述配码阵列中读取所述第一配码的备份配码，并将所述第一配码的备份配码发送至所述第二配置接口，以使所述FPGA进行二次配置。


4.根据权利要求1-3中任一项所述的系统，其特征在于，所述配码阵列，还用于存储所述配码文件的冗余配码；所述NAND存储器，还包括：
配码保护模块，用于对所述配码文件进行错误检查和纠正ECC校验，以及对所述冗余配码进行控制。


5.根据权利要求4所述的系统，其特征在于，所述NAND存储器，还包括：
第一JTA...

【专利技术属性】
技术研发人员：呼红阳，张君宇，张坤，霍长兴，谢元禄，刘璟，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11