基于感兴趣区域灰度图像的自适应字符叠加系统及方法技术方案

本发明专利技术属于视频图像信号处理技术领域，具体涉及一种基于感兴趣区域灰度图像的自适应字符叠加系统及方法。本发明专利技术所提出的字符叠加系统，包含视频图像解码器、FPGA、FSMC总线、ARM处理器、ROM、行计数器、像素计数器，当感兴趣区域图像信息与所叠加字符的灰度信息相似时，在高清视频数据流中实时统计感兴趣区域图像信息，用于合理估计感兴趣区域灰度分布来动态调整字符叠加区域灰度值，其字符显示方式简捷，可辨识度高，视觉效果好，可靠性高，处理灵活，成本较低，运算速度快。可有效保护所叠加的字符信息不被原始视频图像信息覆盖或影响，可正常辨别，不影响使用。

【技术实现步骤摘要】
基于感兴趣区域灰度图像的自适应字符叠加系统及方法
本专利技术属于视频图像信号处理
，具体涉及一种基于感兴趣区域灰度图像的自适应字符叠加系统及方法。
技术介绍
字符叠加是在视频信号流中加入字符，可以让字符在显示器屏幕上的指定位置与原视频图像同时显示的技术。根据叠加字符类型，可分为动态字符叠加和静态字符叠加。动态字符叠加是指依据特定通讯协议，处理器解析协议内容，字符可在屏幕中任意指定位置显示或隐藏，并可修改字符内容。静态字符叠加则不需要通讯协议，在固定位置显示或隐藏字符，且字符内容不可调整。基本原理为：依据不同需求在FPGA(FieldProgrammableGateArray，现场可编程门阵列)片上或外接ROM(Read-OnlyMemory，只读存储器)中存储相应的字库数据形成专有字符数据库，处理器依据通讯协议实时获取要显示的字符数据、位置数据和显示/隐藏等字符控制信息，由计数器与位置数据进行比较，将要显示的字符数据嵌入至原始视频图像数据流中，最后将加工处理后的视频图像信号送至显示器屏幕显示。这种基于FPGA完成字符叠加功能，电路简单，易于实现，操作方便，具有较高的性价比。但在显示过程中，当感兴趣区域图像信息与所叠加字符的灰度信息相似时，如何保证所叠加的字符信息不被原始视频图像信息覆盖或影响，确保正常区分，不影响使用，已成为目前制约该技术发展的一项缺陷。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：当感兴趣区域图像信息与所叠加字符的灰度信息相似时，如何保证所叠加的字符信息不被原始视频图像信息覆盖或影响，确保正常区分，不影响使用。(二)技术方案为解决上述技术问题，本专利技术提供一种基于感兴趣区域灰度图像的自适应字符叠加系统，其包括：视频图像解码器、FSMC总线、ARM处理器、FPGA模块、ROM模块、行计数器、像素计数器；其中，所述视频图像解码器为与相机接口编码芯片相匹配的视频图像解码芯片，用于将来自相机的串行差分视频信号转换为并行视频数据，并发送至所述FPGA模块；所述FSMC总线用作芯片之间的通信接口，用于所述ARM处理器与FPGA模块通信使用；所述ARM处理器用于按照既定协议实时解析字符叠加控制器的字符控制信息，通过所述FSMC总线将解析后的字符控制信息发送至所述FPGA模块；所述像素计数器用于依据视频图像时钟上升沿对并行视频数据的行同步有效信号进行逐行像素点计数统计；所述行计数器用于在FPGA模块的控制下，对并行视频数据的场同步有效信号进行行数计数统计；所述ROM模块用于存放依据不同项目需求在FPGA片上或外接ROM中存储相应的字库数据所形成的专有字符数据库；所述FPGA模块用于接收到所述ARM处理器发送的字符控制信息和所述视频图像解码器产生的并行视频数据，并且根据所述像素计数器及行计数器的实时统计数据，结合解析后的字符控制信息，按要求将ROM模块的专有字符数据库的字符显示在显示器屏幕上。其中，所述并行视频数据为28～32位的视频数据。其中，所述ARM处理器、FSMC总线集成为一个ARM逻辑单元。其中，所述集成而成的ARM逻辑单元为STM32F207芯片。其中，所述FPGA、ROM集成为一个FPGA逻辑单元。其中，所述集成而成的FPGA逻辑单元为XC6SLX150T芯片。其中，所述像素计数器、行计数器与FPGA逻辑单元集成为一个逻辑控制模块。此外，本专利技术还提供一种基于感兴趣区域灰度图像的自适应字符叠加方法，所述方法基于前述自适应字符叠加系统来实施，所述方法包括以下步骤：步骤1：所述ROM模块存储按照不同项目需求生成的专有字符数据库；步骤3：所述FPGA模块接收所述ARM处理器发送的第i个字符数据chari、字符水平位置Xi、字符垂直位置Yi、字符显示/隐藏字符电子开关Si信息；步骤4：所述像素计数器Cp在FPGA模块的控制下，依据并行视频数据的时钟上升沿对并行视频数据的行同步有效信号HSACTIVE进行逐行像素点计数统计；步骤5：所述行计数器Cl在FPGA模块的控制下，对并行视频数据的场同步有效信号VSACTIVE进行行数计数统计；步骤6：所述FPGA获取像素计数器Cp及行计数器Cl统计的像素点计数数据及行数计数数据，当像素点计数过程中所计数的像素点的当前位置及行数计数过程中所计数的像素点的当前位置均达到所述字符水平位置Xi和字符垂直位置Yi时，所述FPGA统计感兴趣区域图像信息总和sumi，计算公式为：其中，为第i个字符的感兴趣区域视频图像坐标(j,k)处的灰度值，ΔXaoi和ΔYaoi分别为感兴趣区域水平方向大小和垂直方向大小；步骤7：计算第i个字符的感兴趣区域图像信息平均值meani，计算公式为：步骤8：第i个字符chari所在位置的字符叠加后的图像灰度值为Gi，计算公式为：其中，所述步骤8的公式可简化为：此外，本专利技术还提供一种利用所述叠加系统，在高清视频信号中，通过合理估计感兴趣区域灰度分布，从而动态调整字符叠加区域灰度值，进而完成字符叠加的用途。(三)有益效果与现有技术相比较，本专利技术具备如下有益效果：(1)字符叠加显示方式简捷，可辨识度高，视觉效果好，可靠性高。(2)基于FPGA完成字符叠加功能，可灵活处理，成本较低，运算速度快，资源充足。附图说明图1为本专利技术技术方案原理示意图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。为解决现有技术问题，本专利技术提供一种基于感兴趣区域灰度图像的自适应字符叠加系统，如图1所示，其包括：视频图像解码器、FSMC总线(FlexibleStaticMemoryController，可变静态存储控制器)、ARM处理器、FPGA模块、ROM模块、行计数器、像素计数器；其中，所述视频图像解码器为与相机接口编码芯片相匹配的视频图像解码芯片，用于将来自相机的串行差分视频信号转换为并行视频数据，并发送至所述FPGA模块；所述FSMC总线用作芯片之间的通信接口，用于所述ARM处理器与FPGA模块通信使用；所述ARM处理器用于按照既定协议实时解析字符叠加控制器的字符控制信息，通过所述FSMC总线将解析后的字符控制信息发送至所述FPGA模块；所述像素计数器用于依据视频图像时钟上升沿对并行视频数据的行同步有效信号进行逐行像素点计数统计；所述行计数器用于在FPGA模块的控制下，对并行视频数据的场同步有效信号进行行数计数统计；所述ROM模块用于存放依据不同项目需求在FPGA片上或外接ROM中存储相应的字库数据所形成的专有字符数据库；所述FPGA模块用于接收到所述ARM处理器发送的字符控制信息和所述视频图像解码器产生的并行视频数据，并本文档来自技高网...

【技术保护点】
1.一种基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，其包括：视频图像解码器、FSMC总线、ARM处理器、FPGA模块、ROM模块、行计数器、像素计数器；其中，/n所述视频图像解码器为与相机接口编码芯片相匹配的视频图像解码芯片，用于将来自相机的串行差分视频信号转换为并行视频数据，并发送至所述FPGA模块；/n所述FSMC总线用作芯片之间的通信接口，用于所述ARM处理器与FPGA模块通信使用；/n所述ARM处理器用于按照既定协议实时解析字符叠加控制器的字符控制信息，通过所述FSMC总线将解析后的字符控制信息发送至所述FPGA模块；/n所述像素计数器用于依据视频图像时钟上升沿对并行视频数据的行同步有效信号进行逐行像素点计数统计；/n所述行计数器用于在FPGA模块的控制下，对并行视频数据的场同步有效信号进行行数计数统计；/n所述ROM模块用于存放依据不同项目需求在FPGA片上或外接ROM中存储相应的字库数据所形成的专有字符数据库；/n所述FPGA模块用于接收到所述ARM处理器发送的字符控制信息和所述视频图像解码器产生的并行视频数据，并且根据所述像素计数器及行计数器的实时统计数据，结合解析后的字符控制信息，按要求将ROM模块的专有字符数据库的字符显示在显示器屏幕上。/n...

【技术特征摘要】
1.一种基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，其包括：视频图像解码器、FSMC总线、ARM处理器、FPGA模块、ROM模块、行计数器、像素计数器；其中，
所述视频图像解码器为与相机接口编码芯片相匹配的视频图像解码芯片，用于将来自相机的串行差分视频信号转换为并行视频数据，并发送至所述FPGA模块；
所述FSMC总线用作芯片之间的通信接口，用于所述ARM处理器与FPGA模块通信使用；
所述ARM处理器用于按照既定协议实时解析字符叠加控制器的字符控制信息，通过所述FSMC总线将解析后的字符控制信息发送至所述FPGA模块；
所述像素计数器用于依据视频图像时钟上升沿对并行视频数据的行同步有效信号进行逐行像素点计数统计；
所述行计数器用于在FPGA模块的控制下，对并行视频数据的场同步有效信号进行行数计数统计；
所述ROM模块用于存放依据不同项目需求在FPGA片上或外接ROM中存储相应的字库数据所形成的专有字符数据库；
所述FPGA模块用于接收到所述ARM处理器发送的字符控制信息和所述视频图像解码器产生的并行视频数据，并且根据所述像素计数器及行计数器的实时统计数据，结合解析后的字符控制信息，按要求将ROM模块的专有字符数据库的字符显示在显示器屏幕上。


2.如权利要求1所述的基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，所述并行视频数据为28～32位的视频数据。


3.如权利要求1所述的基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，所述ARM处理器、FSMC总线集成为一个ARM逻辑单元。


4.如权利要求3所述的基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，所述集成而成的ARM逻辑单元为STM32F207芯片。


5.如权利要求1所述的基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，所述FPGA、ROM集成为一个FPGA逻辑单元。


6.如权利要求5所述的基于感兴趣区域灰度图像的自适应字符叠加系统，其特征在于，所述集成而成的FPGA逻辑...

【专利技术属性】
技术研发人员：王艳永，郭倩雅，张一，纪超，林桔秋，陈晓宇，姜哲，李丽丹，张孝峥，林青，
申请(专利权)人：中国北方车辆研究所，
类型：发明
国别省市：北京;11