一种显示基板及其检测方法、制备方法、显示面板技术

本申请公开了一种显示基板及其检测方法、制备方法、显示面板，用以提高晶体管测试成功率。显示基板包括：衬底基板，像素电路；像素电路包括：有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层、第一层间绝缘层、源漏电极层、第二层间绝缘层；像素电路划分为多个晶体管；还包括：栅极接触孔，源漏极接触孔；源漏电极层包括：通过栅极接触孔与第一栅极层电连接的栅极测试垫，通过源漏极接触孔与有源层电连接的源极和漏极；第二层间绝缘层具有：栅极测试孔和源漏极测试孔；栅极测试孔暴露栅极测试垫，源漏极测试孔暴露源漏电极层中除栅极测试垫之外的部分区域。

【技术实现步骤摘要】
一种显示基板及其检测方法、制备方法、显示面板
本申请涉及显示
，尤其涉及一种显示基板及其检测方法、制备方法、显示面板。
技术介绍
随着显示技术的不断发展，有机发光二极管(OrganicLightEmittingDiode，OLED)显示面板因其自发光、广视角、高对比度、低功耗、高反应速度等优点，已经越来越多地被应用于各种电子设备中。目前，很多不良问题都出现在显示面板的显示区(AA区)，薄膜晶体管(ThinFilmTransistor，TFT)像素驱动电路是OLED显示面板的重要组成部分，现有技术中，主要通过在非显示区设计测试元件组(TestElementGroup，TEG)，对TEG进行电学测试，来评价TFT特性，但是对TEG测试难以准确表征显示区的TFT特性。目前正在开发采用挖孔搭接的方式，再通过探针搭接到TFT的源、漏、栅极测试显示区TFT特性，通常利用铂搭接到TFT的源、漏、栅极。但在搭接时，由于镀铂或搭接效果难以确认，TFT电学测试结果浮动很大，TFT电学测试成功率较低。综上，现有技术对显示区TFT进行电学测试的方法，测试成功率较低。
技术实现思路
本申请实施例提供了一种显示基板及其检测方法、制备方法、显示面板，用以提高晶体管测试成功率。本申请实施例提供的一种显示基板，所述显示基板包括：衬底基板，在所述衬底基板之上的像素电路；所述像素电路包括：在所述衬底基板上依次设置的有源层、第一栅绝缘层、第一栅极层、第二栅绝缘层、第二栅极层、第一层间绝缘层、源漏电极层、以及第二层间绝缘层；所述像素电路划分为多个晶体管；所述像素电路还包括：贯穿所述第一层间绝缘层以及所述第二栅绝缘层、且暴露部分所述第一栅极层的栅极接触孔，以及贯穿所述第一层间绝缘层、所述第二栅绝缘层以及所述第一栅绝缘层、且暴露所述有源层的源漏极接触孔；所述源漏电极层包括：通过所述栅极接触孔与所述第一栅极层电连接的栅极测试垫，通过所述源漏极接触孔与所述有源层电连接的源极和漏极；所述第二层间绝缘层具有：贯穿其厚度的栅极测试孔和源漏极测试孔；所述栅极测试孔暴露所述栅极测试垫，所述源漏极测试孔暴露所述源漏电极层中除所述栅极测试垫之外的部分区域。本申请实施例提供的显示基板，在形成源漏电极层之前在需要设置栅极测试垫的区域形成暴露第一栅极层的栅极接触孔，这样，在形成源漏电极的同时便可以形成栅极测试垫，无需采用搭接的方式额外设置铂作为测试探针，因此可以减小栅极测试垫与第一栅极层之间的接触电阻，在进行电学检测时电压信号可以通过栅极测试垫准确输入到晶体管中，从而可以提高对像素电路中的晶体管进行电学测试的成功率，并且可以提高像素电路中驱动晶体管连续测试的能力，还可以节省显示基板制备工艺流程，节约显示基板制备成本以及测试成本。可选地，所述像素电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管，第七晶体管，存储电容，扫描线，复位线、初始化信号线、以及发光控制线；所述第三晶体管的栅极与所述存储电容的第一电极、所述第一晶体管的源极以及所述第二晶体管的漏极电连接；所述第三晶体管的源极与所述第四晶体管的漏极以及所述第五晶体管的漏极电连接；所述第三晶体管的漏极与所述第二晶体管的源极以及第六晶体管的源极电连接；所述第一晶体管的栅极与所述复位线电连接；所述第一晶体管和所述第七晶体管的漏极与所述初始化信号线电连接；所述存储电容的第二电极与第一电源端电连接；所述第二晶体管和所述第四晶体管的栅极与所述扫描线电连接；所述第四晶体管的源极与数据信号端电连接；所述第五晶体管和所述第六晶体管的栅极与所述发光控制线电连接；所述第六晶体管的漏极与所述第七晶体管的漏极电连接。可选地，所述第一栅极层包括：所述存储电容的第二极，所述扫描线，所述复位线，所述发光控制线、以及所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管的栅极；所述栅极接触孔包括：暴露所述复位线的第一栅极接触孔，暴露所述发光控制线的第二栅极接触孔，以及暴露所述扫描线的第三栅极接触孔；所述栅极测试垫包括：通过所述第一栅极接触孔与所述复位线电连接的第一栅极测试垫，通过所述第二栅极接触孔与所述发光控制线电连接的第二栅极测试垫，以及通过所述第三栅极接触孔与所述扫描线电连接的第三栅极测试垫；所述栅极测试孔包括：暴露所述第一栅极测试垫的第一栅极测试孔，暴露所述第二栅极测试垫的第二栅极测试孔，暴露所述第三栅极测试垫的第三栅极测试孔。可选地，所述源漏电极层还包括：第一源漏极测试部，第二源漏极测试部，第三源漏极测试部，第四源漏极测试部，以及第五源漏极测试部；所述第一源漏极测试部与所述第一晶体管的源极、所述第二晶体管的漏极以及所述第三晶体管的栅极电连接；所述第二源漏极测试部与所述第一晶体管的漏极以及所述第七晶体管的漏极电连接；所述第三源漏极测试部与所述第五晶体管的源极电连接；所述第四源漏极测试部与所述第六晶体管的漏极以及所述第七晶体管的源极电连接；所述第五源漏极测试部与所述第四晶体管的源极电连接；所述源漏极测试孔包括：暴露所述第一源漏极测试部的第一源漏极测试孔，暴露所述第二源漏极测试部的第二源漏极测试孔，暴露所述第三源漏极测试部的第三源漏极测试孔，暴露所述第四源漏极测试部的第四源漏极测试孔，以及暴露所述第五源漏极测试部的第五源漏极测试孔。本申请实施例提供的显示基板，可以利用各栅极测试垫以及源漏极测试垫对像素电路中的所有晶体管进行电学测试，由于各栅极测试垫在形成源漏电极的同时形成，无需采用搭接的方式额外设置铂作为测试探针，因此可以减小栅极测试垫与第一栅极层之间的接触电阻，在进行电学检测时电压信号可以通过栅极测试垫准确输入到晶体管中，从而可以提高对像素电路中的所有晶体管进行电学测试的成功率。本申请实施例提供的一种上述显示基板的测试方法，所述方法包括：根据所述像素电路中的待检测的晶体管，切断所述像素电路中的部分线路以断开部分所述像素电路中的晶体管；通过所述栅极测试孔以及所述源漏极测试孔对待检测的所述晶体管进行电学测试。本申请实施例提供的显示基板的测试方法，由于栅极测试垫在形成源漏电极的同时形成，无需采用搭接的方式额外设置铂作为测试探针，因此可以减小栅极测试垫与第一栅极层之间的接触电阻，在进行电学检测时电压信号可以通过栅极测试垫准确输入到晶体管中，从而可以提高对像素电路中的晶体管进行电学测试的成功率，并且可以提高像素电路中驱动晶体管连续测试的能力，还可以节省显示基板制备工艺流程，节约显示基板制备成本以及显示基板电学测试成本。可选地，所述像素电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管，第七晶体管，存储电容，扫描线，复位线、初始化信号线、以及发光控制线；待检测的所述晶体管为所述第一晶体管或所述本文档来自技高网...

【技术保护点】
1.一种显示基板，其特征在于，所述显示基板包括：衬底基板，在所述衬底基板之上的像素电路；/n所述像素电路包括：在所述衬底基板上依次设置的有源层、第一栅极层、第一栅绝缘层、第二栅绝缘层、第二栅极层、第一层间绝缘层、源漏电极层、以及第二层间绝缘层；所述像素电路划分为多个晶体管；/n所述像素电路还包括：贯穿所述第一层间绝缘层以及所述第二栅绝缘层、且暴露部分所述第一栅极层的栅极接触孔，以及贯穿所述第一层间绝缘层、所述第二栅绝缘层以及所述第一栅绝缘层、且暴露所述有源层的源漏极接触孔；/n所述源漏电极层包括：通过所述栅极接触孔与所述第一栅极层电连接的栅极测试垫，通过所述源漏极接触孔与所述有源层电连接的源极和漏极；/n所述第二层间绝缘层具有：贯穿其厚度的栅极测试孔和源漏极测试孔；所述栅极测试孔暴露所述栅极测试垫，所述源漏极测试孔暴露所述源漏电极层中除所述栅极测试垫之外的部分区域。/n

【技术特征摘要】
1.一种显示基板，其特征在于，所述显示基板包括：衬底基板，在所述衬底基板之上的像素电路；
所述像素电路包括：在所述衬底基板上依次设置的有源层、第一栅极层、第一栅绝缘层、第二栅绝缘层、第二栅极层、第一层间绝缘层、源漏电极层、以及第二层间绝缘层；所述像素电路划分为多个晶体管；
所述像素电路还包括：贯穿所述第一层间绝缘层以及所述第二栅绝缘层、且暴露部分所述第一栅极层的栅极接触孔，以及贯穿所述第一层间绝缘层、所述第二栅绝缘层以及所述第一栅绝缘层、且暴露所述有源层的源漏极接触孔；
所述源漏电极层包括：通过所述栅极接触孔与所述第一栅极层电连接的栅极测试垫，通过所述源漏极接触孔与所述有源层电连接的源极和漏极；
所述第二层间绝缘层具有：贯穿其厚度的栅极测试孔和源漏极测试孔；所述栅极测试孔暴露所述栅极测试垫，所述源漏极测试孔暴露所述源漏电极层中除所述栅极测试垫之外的部分区域。


2.根据权利要求1所述的显示基板，其特征在于，所述像素电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管，第七晶体管，存储电容，扫描线，复位线、初始化信号线、以及发光控制线；
所述第三晶体管的栅极与所述存储电容的第一电极、所述第一晶体管的源极以及所述第二晶体管的漏极电连接；所述第三晶体管的源极与所述第四晶体管的漏极以及所述第五晶体管的漏极电连接；所述第三晶体管的漏极与所述第二晶体管的源极以及第六晶体管的源极电连接；
所述第一晶体管的栅极与所述复位线电连接；
所述第一晶体管和所述第七晶体管的漏极与所述初始化信号线电连接；
所述存储电容的第二电极与第一电源端电连接；
所述第二晶体管和所述第四晶体管的栅极与所述扫描线电连接；
所述第四晶体管的源极与数据信号端电连接；
所述第五晶体管和所述第六晶体管的栅极与所述发光控制线电连接；
所述第六晶体管的漏极与所述第七晶体管的漏极电连接。


3.根据权利要求2所述的显示基板，其特征在于，所述第一栅极层包括：所述存储电容的第二极，所述扫描线，所述复位线，所述发光控制线、以及所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管的栅极；
所述栅极接触孔包括：暴露所述复位线的第一栅极接触孔，暴露所述发光控制线的第二栅极接触孔，以及暴露所述扫描线的第三栅极接触孔；
所述栅极测试垫包括：通过所述第一栅极接触孔与所述复位线电连接的第一栅极测试垫，通过所述第二栅极接触孔与所述发光控制线电连接的第二栅极测试垫，以及通过所述第三栅极接触孔与所述扫描线电连接的第三栅极测试垫；
所述栅极测试孔包括：暴露所述第一栅极测试垫的第一栅极测试孔，暴露所述第二栅极测试垫的第二栅极测试孔，暴露所述第三栅极测试垫的第三栅极测试孔。


4.根据权利要求2所述的显示基板，其特征在于，所述源漏电极层还包括：第一源漏极测试部，第二源漏极测试部，第三源漏极测试部，第四源漏极测试部，以及第五源漏极测试部；
所述第一源漏极测试部与所述第一晶体管的源极、所述第二晶体管的漏极以及所述第三晶体管的栅极电连接；
所述第二源漏极测试部与所述第一晶体管的漏极以及所述第七晶体管的漏极电连接；
所述第三源漏极测试部与所述第五晶体管的源极电连接；
所述第四源漏极测试部与所述第六晶体管的漏极以及所述第七晶体管的源极电连接；
所述第五源漏极测试部与所述第四晶体管的源极电连接；
所述源漏极测试孔包括：暴露所述第一源漏极测试部的第一源漏极测试孔，暴露所述第二源漏极测试部的第二源漏极测试孔，暴露所述第三源漏极测试部的第三源漏极测试孔，暴露所述第四源漏极测试部的第四源漏极测试孔，以及暴露所述第五源漏极测试部的第五源漏极测试孔。


5.一种根据权利要求1～4任一项所述的显示基板的测试方法，其特征在于，所述方法包括：
根据所述像素电路中的待检测的晶体管，切断所述像素电路中的部分线路以断开部分所述像素电路中的晶体管；
通过所述栅极测试孔以及所述源漏极测试孔对待检测的所述晶体管进行电学测试。


6.根据权利要求5所述的方法，其特征在于，所述像素电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管，第七晶体管，存储电容，扫描线，复位线、初始化信号线、以及发光控制线；
待检测的所述晶体管为所述第一晶体管或所述第七晶体管，根据所述像素电路中的待检测的晶体管，切断所述像素电路中的部分线路以断开部分所述像素电路中的晶体管，具体包括：
将所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管以及所述存储电容从所述像素电路断开；
通过所述栅极测试孔以及所述源漏极测试孔对待检测的所述晶体管进行电学测试，具体包括：
当待检测的所述晶体管为所述第一晶体管时，通过所述第一栅极测试孔向所述第一栅极测试垫提供第一电压信号，通过所述第一源漏极测试孔向所述第一源漏极测试部提供第二电压信号，并通过所述第二源漏极测试孔输出所述第二源漏极测试部的测试信号；
当待检测的所述晶体管为所述第七晶体管时，通过所述第一栅极测试孔向所述第一栅极测试垫提供第一电压信号，通过所述第四源漏极测试孔向所述第四源漏极测试部提供第二电压信号，并通过所述第二源漏极测试孔输出所述第二源漏极测试部的测试信号。


7.根据权利要求6所述的方法，其特征在于，待检测的所述晶体管为所述第三晶体管；
根据所述像素电路中的待检测的晶体管，切断所述像素电路中的部分线路以断开部分所述像素电路中的晶体管，具体包括：
将所述第一晶体管、所述第二晶体管、所述第四晶体管、...

【专利技术属性】
技术研发人员：卓永，辛燕霞，胡红伟，包征，李雪萍，吴奕昊，王晓云，郭仲前，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11