一种稳定输出直流电位的检波电路制造技术

本发明专利技术公开了一种稳定输出直流电位的检波电路，属于电子技术领域。本发明专利技术的稳定输出直流电位的检波电路包括：主模块，其包括相同类型的第一晶体管和第二晶体管，和与第一晶体管互补类型的第三晶体管；镜像模块，其包括与第一晶体管相同类型的第四晶体管和第五晶体管，和与第一晶体管互补类型的第六晶体管；直流电位稳定模块，其一个输入端连接外部输入电位端，另一个输入端连接镜像模块中第四晶体管和第五晶体管并连接第六晶体管；低通滤波模块，其输入端和第六晶体管的栅极并联连接输出直流电位稳定模块的输出端，低通滤波模块的输出端连接第三晶体管的栅极。在本发明专利技术中能够使电路在工作状态不容易饱和，从而提高检波电路的稳定性。

【技术实现步骤摘要】
一种稳定输出直流电位的检波电路
本专利技术涉及电子
，特别涉及一种稳定输出直流电位的检波电路。
技术介绍
传统的包络检波电路在对包络信号进行检波时，其输出除了包含具有包络信息的交流分量外，还包含了与输入信号功率大小相关的直流分量。该直流分量会造成包络检波电路的静态工作点偏移，严重时会使包络检波电路中晶体管工作状态改变，从而使包络检波电路失去应有功能。图1为一种利用镜像电路来设置输出级静态工作点的包络检波电路，其基本原理与串联型二极管包络检波电路类似。高频差分输入信号通过隔直电容后作用于M1A和M1B的栅极，随后M1A和M1B将其栅极的电压信号转换成电流信号，流入二极管接法的M3后再次转换成电压信号。当作用于M1A或M1B栅极的电压升高时，M3的栅极电压降低，经RC滤波之后作用于M7管栅极，M7管将其栅极的电压信号转换成电流信号，流入负载电阻RL产生输出电压。充电时间常数正比于CL乘以gM3/(2*e*Vin*gM1*gM7)，其中gM3为晶体管M3的跨导，同理gM1、gM7为晶体管M1、M7的跨导；当作用于M1A或M1B的栅极电压降低时，M3的栅极电压升高，负载电容CL经RL放电，放电时间常数是CL乘以RL。达到动态平衡后，CIF上产生与串联电路类似的包络电压信号。镜像电路的作用是同共模反馈电路CMFB放大器和M8一起对主电路输出端的静态工作点进行设置。在该方法中虽然能够对没有输入信号时的输出端静态工作点进行设置，但是加入输入信号后，由于其检波之后的信号中既包括交流信号，又包括直流信号，该直流信号会叠加在输出端静态工作点上，使静态工作点偏移，严重时会造成电路工作状态改变，失去电路功能。
技术实现思路
本专利技术所要解决的技术问题是：提供一种稳定输出直流电位的检波电路，减弱检波之后的直流信号对检波电路的影响。在本专利技术的一个技术方案中，提供的一种稳定输出直流电位的检波电路，其包括：一种稳定输出直流电位的检波电路，包括，主模块，其包括相同类型的第一晶体管和第二晶体管，和与第一晶体管互补类型的第三晶体管，检波电路的两个输入端分别经隔直电容连接第一晶体管和第二晶体管的栅极，第一晶体管和第二晶体管的漏极连接第三晶体管的漏极并连接检波电路的输出端，其中，当第一晶体管为NMOS晶体管时，第一晶体管和第二晶体管的源极接地，第三晶体管的源极连接外部电源，当第一晶体管为PMOS晶体管时，第一晶体管和第二晶体管的源极连接外部电源，第三晶体管的源极接地；镜像模块，其包括与第一晶体管相同类型的第四晶体管和第五晶体管，和与第一晶体管互补类型的第六晶体管，第四晶体管和第五晶体管的栅极分别连接第一晶体管和第二晶体管的栅极，其中，当第一晶体管为NMOS晶体管时，第四晶体管和第五晶体管的源极接地，第六晶体管的源极连接外部电源，当第一晶体管为PMOS晶体管时，第四晶体管和第五晶体管的源极连接外部电源，第六晶体管的源极接地；直流电位稳定模块，其一个输入端连接外部输入电位端，直流电位稳定模块另一个输入端连接第四晶体管和第五晶体管的漏极并连接第六晶体管的漏极；以及低通滤波模块，其输入端和第六晶体管的栅极连接输出直流电位稳定模块的输出端，低通滤波模块的输出端连接第三晶体管的栅极。本专利技术技术方案可以达到的有益效果是：在本专利技术中利用直流电位稳定模块与镜像模块相连，使镜像模块与直流电位稳定模块之间形成负反馈环路，同时直流电位稳定模块的输出端经过低通滤波模块接在主模块上，使得主模块能够获得与镜像模块一致的直流信号抑制能力。最终减弱检波之后的直流信号对电路输出直流工作点的影响，使电路在工作状态更不容易饱和，提高检波电路的稳定性。附图说明图1为现有技术一种利用镜像电路来设置输出级静态工作点的包络检波电路示意图；图2为本专利技术稳定输出直流电位的检波电路一个具体实施方式的示意图；附图中各部件的标记如下1-第一晶体管，2-第二晶体管，3-第三晶体管，4-第四晶体管，5-第五晶体管，6-第六晶体管，7-运算放大器，8-低通滤波器；图3为本专利技术稳定输出直流电位的检波电路中第一晶体管是NMOS晶体管时一个具体实施例的示意图；附图中各部件的标记如下1'-第一晶体管，2'-第二晶体管，3'-第三晶体管，4'-第四晶体管，5'-第五晶体管，6'-第六晶体管，7-运算放大器，8-低通滤波器；图4为本专利技术稳定输出直流电位的检波电路中第一晶体管是PMOS晶体管时一个具体实施例的示意图；附图中各部件的标记如下1''-第一晶体管，2''-第二晶体管，3''-第三晶体管，4''-第四晶体管，5''-第五晶体管，6''-第六晶体管，7-运算放大器，8-低通滤波器。具体实施方式为了使本专利技术的上述特征和优点更加易懂，下面结合附图和具体实施方式对本专利技术做进一步详细说明。该详细说明仅仅是为了帮助理解本专利技术，本专利技术的保护范围不仅仅限于具体实施方式中的具体说明。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。图2示出了本专利技术一种稳定输出直流电位的检波电路的一个具体实施方式。在该具体实施方式中，本专利技术的稳定输出直流电位的检波电路包括：主模块、镜像模块、直流电位稳定模块和低通滤波模块。为了使本专利技术的技术方案便于理解，结合图3和图4对本专利技术的稳定输出直流电位的检波电路进行说明。在本专利技术的一个具体实施方式中，主模块为实际的包络检波电路，主模块可以包括相同类型的第一晶体管1和第二晶体管2，和与第一晶体管1和第二晶体管2互补类型的第三晶体管3。当第一晶体管1为NMOS晶体管时，也就是图3所示的第一晶体管1'，此时检波电路的两个输入端分别经隔直电容连接第一晶体管1'和第二晶体管2'的栅极，第一晶体管1'和第二晶体管2'的漏极连接第三晶体管3'的漏极并连接检波电路的输出端，第一晶体管1'和第二晶体管2'的源极接地GND，第三晶体管3'的源极连接外部电源VDD。当第一晶体管为PMOS晶体管时，也就是图4所示的第一晶体管1''，此时检波电路的两个输入端分别经隔直电容连接第一晶体管1''和第二晶体管2''的栅极，第一晶体管1''和第二晶体管2''的漏极连接第三晶体管3''的漏极并连接检波电路的输出端，第一晶体管1''和第二晶体管2''的源极连接外部电源VDD，第三晶体管3''的源极接地GND。在本专利技术的一个具体实施例中，当输入信号为差分信号时，差分输入正向信号VINP经隔直电容流向第一晶体管1和差分输入负向信号VINN本文档来自技高网...

【技术保护点】
1.一种稳定输出直流电位的检波电路，其特征在于，包括，/n主模块，其包括相同类型的第一晶体管和第二晶体管，和与所述第一晶体管互补类型的第三晶体管，所述检波电路的两个输入端分别经隔直电容连接所述第一晶体管和第二晶体管的栅极，所述第一晶体管和第二晶体管的漏极连接所述第三晶体管的漏极并连接所述检波电路的输出端，其中，/n当所述第一晶体管为NMOS晶体管时，所述第一晶体管和第二晶体管的源极接地，所述第三晶体管的源极连接外部电源，/n当所述第一晶体管为PMOS晶体管时，所述第一晶体管和第二晶体管的源极连接所述外部电源，所述第三晶体管的源极接地；/n镜像模块，其包括与所述第一晶体管相同类型的第四晶体管和第五晶体管，和与所述第一晶体管互补类型的第六晶体管，所述第四晶体管和第五晶体管的栅极分别连接所述第一晶体管和第二晶体管的栅极，其中，/n当所述第一晶体管为NMOS晶体管时，所述第四晶体管和第五晶体管的源极接地，所述第六晶体管的源极连接所述外部电源，/n当所述第一晶体管为PMOS晶体管时，所述第四晶体管和第五晶体管的源极连接所述外部电源，所述第六晶体管的源极接地；/n直流电位稳定模块，其一个输入端连接外部输入电位端，所述直流电位稳定模块的另一个输入端连接所述第四晶体管和第五晶体管的漏极并连接所述第六晶体管的漏极；以及/n低通滤波模块，其输入端和所述第六晶体管的栅极连接所述输出直流电位稳定模块的输出端，所述低通滤波模块的输出端连接所述第三晶体管的栅极。/n...

【技术特征摘要】
1.一种稳定输出直流电位的检波电路，其特征在于，包括，
主模块，其包括相同类型的第一晶体管和第二晶体管，和与所述第一晶体管互补类型的第三晶体管，所述检波电路的两个输入端分别经隔直电容连接所述第一晶体管和第二晶体管的栅极，所述第一晶体管和第二晶体管的漏极连接所述第三晶体管的漏极并连接所述检波电路的输出端，其中，
当所述第一晶体管为NMOS晶体管时，所述第一晶体管和第二晶体管的源极接地，所述第三晶体管的源极连接外部电源，
当所述第一晶体管为PMOS晶体管时，所述第一晶体管和第二晶体管的源极连接所述外部电源，所述第三晶体管的源极接地；
镜像模块，其包括与所述第一晶体管相同类型的第四晶体管和第五晶体管，和与所述第一晶体管互补类型的第六晶体管，所述第四晶体管和第五晶体管的栅极分别连接所述第一晶体管和第二晶体管的栅极，其中，
当所述第一晶体管为NMOS晶体管时，所述第四晶体管和第五晶体管的源极接地，所述第六晶体管的源极连接所述外部电源，
当所述第一晶体管为PMOS晶体管时，所述第四晶体管和第五晶体管的源极连接所述外部电源，所述第六晶体管的源极接地；
直流电位稳定模块，其一个输入端连接外部输入电位端，所述直流电位稳定模块的另一个输入端连接所述第四晶体管和第五晶体管的漏极并连接所述第六晶体管的漏极；以及
低通滤波模块，其输入端和所述第六晶体管的栅极连...

【专利技术属性】
技术研发人员：胡科，苏杰，韩祎喆，朱勇，
申请(专利权)人：重庆百瑞互联电子技术有限公司，
类型：发明
国别省市：重庆;50