对位标记和半导体结构的形成方法、组合掩膜版技术

本发明专利技术提供了一种对位标记和半导体结构的形成方法、组合掩模版。通过组合使用第一掩模版和第二掩模版，以界定出对位标记的图形，从而使得所形成的对位标记的结构更为复杂且精度更高，进而基于该对位标记执行光刻工艺时，即有利于提高光刻工艺的对准精度，减小光刻工艺的对位偏差。以及，在将该对位标记结合至半导体器件的制备过程中，则相应的能够提高所形成的半导体器件的性能。

【技术实现步骤摘要】
对位标记和半导体结构的形成方法、组合掩膜版
本专利技术涉及半导体
，特别涉及一种组合掩膜版，以及一种对位标记的形成方法和半导体结构的形成方法。
技术介绍
随着半导体技术的不断发展，半导体器件的工艺节点正不断减小，以及半导体器件中的膜层结构也更为复杂，为此，各个膜层之间的对准精度尤其重要。具体而言，在制备依次堆叠的图形化的膜层时，通常是结合光刻工艺将各个掩模版上的图形复制至对应的膜层中。其中，在执行光刻工艺时，一般是通过识别对位标记，以实现当前掩模版上的图形能够与下层膜层的图形相互对准。可见，对位标记在光刻工艺中起到了至关重要的作用，将会直接影响到各个膜层之间的对准偏差。尤其是，随着半导体技术的不断发展，器件中的膜层数量不断增加，此时各个膜层之间的对准偏差也会随之叠加，进而会严重影响到所形成的半导体器件的性能。
技术实现思路
本专利技术的目的在于提供一种组合掩模版，可以用于界定出对位标记的图形，以提高光刻工艺的对位精度。为解决上述技术问题，本专利技术提供一种组合掩模版，包括：第一掩模版，形成有第一本文档来自技高网...

【技术保护点】
1.一种组合掩模版，其特征在于，包括：/n第一掩模版，形成有第一图形；/n第二掩模版，形成有第二图形，并且所述第二图形用于和所述第一图形组合，以界定出对位标记的图形。/n

【技术特征摘要】
1.一种组合掩模版，其特征在于，包括：
第一掩模版，形成有第一图形；
第二掩模版，形成有第二图形，并且所述第二图形用于和所述第一图形组合，以界定出对位标记的图形。


2.如权利要求1所述的组合掩模版，所述第二图形和所述第一图形相互叠加，以界定出所述对位标记的图形。


3.如权利要求1所述的组合掩模版，所述第二图形和所述第一图形相互重叠的部分，界定出所述对位标记的图形。


4.如权利要求1所述的组合掩模版，所述第二图形和所述第一图形非重叠的部分，界定出所述对位标记的图形。


5.如权利要求1所述的组合掩模版，其特征在于，所述第一掩模版和所述第二掩模版均具有空白区域，以及所述第一掩膜版的空白区域和所述第二掩模版的空白区域的形状和位置相互对应。


6.如权利要求5所述的组合掩模版，其特征在于，所述第一掩模版和所述第二掩模版均具有图形区域，所述第一掩膜版的图形区域和所述第二掩模版的图形区域的形状和位置相互对应，以及所述图形区域内嵌于所述空白区域中。


7.如权利要求1所述的组合掩模版，其特征在于，所述第一图形包括多条第一线条，所述第二图形包括多条第二线条；
其中，当所述第一图形和所述第二图形组合时，所述第一线条和所述第二线条相交，以界定出孔阵列图形或岛阵列图形。


8.如权利要求7所述的组合掩模版，其特征在于，所述第一线条和所述第二线条为未非垂直，以使界定出的所述孔阵列图形呈六角阵列排布，或者使界定出的所述岛阵列图形呈六角阵列排布。


9.如权利要求1所述的组合掩模版，其特征在于，所述第一图形包括多个第一块状图案，多个所述第一块状图案在第一方向对齐排布，所述第二图形包括多个第二块状图案，多个所述第二块状图案在第一方向上对齐排布；
其中，当所述第一图形和所述第二图形组合时，所述第一块状图案和所述第二块状图案在所述第一方向上交替连接并相互叠加，以界定出串连连接的链条图形。


10.如权利要求1所述的组合掩模版，其特征在于，所述第一图形包括多个第一块状图案，多个所述第一块状图案在第一方向对齐排布，所述第二图形包括多个第二块状图案，多个所述第二块状图案在第一方向上对齐排布；
其中，当所述第一图形和所述第二图形组合时，所述第一块状图案和所述第二块状图案在所述第一方向上交替连接，以及利用所述第一块状图案和所述第二块状图案在连接处相互重叠的部分，界定出块状阵列图形。


11.如权利要求9或10所述的组合掩模版，其特征在于，所述第一块状图案和所述第二块状图案的形状均为椭圆形，并且所述第一块状图案和所述第二块状图案的椭圆形的长轴方向均为所述第一方向。


12.如权利要求1所述的组合掩模版，其特征在于，所述第一图形包括多个第一块状图案，所述第二图形包括多个第二块状图案，并且...

【专利技术属性】
技术研发人员：巫奉伦，王嘉鸿，夏忠平，黄建维，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35