包括桥接管芯的系统级封装技术方案

包括桥接管芯的系统级封装。一种系统级封装包括再分配线RDL结构、第一半导体芯片、第二半导体芯片和桥接管芯。该RDL结构包括第一RDL图案，第一半导体芯片的第一芯片焊盘电连接至第一RDL图案。第二半导体芯片层叠在第一半导体芯片上，使得第二半导体芯片突出越过第一半导体芯片的侧表面，其中，设置在突起上的第二芯片焊盘通过桥接管芯电连接到第一RDL图案。

【技术实现步骤摘要】
包括桥接管芯的系统级封装
本公开涉及半导体封装技术，更具体地，涉及包括桥接管芯的系统级封装。
技术介绍
近来，大量努力集中在将多个半导体芯片集成到单个半导体封装中。即，已尝试增加封装集成密度以实现利用多功能操作高速处理大量数据的高性能半导体封装。例如，系统级封装(SiP)技术可被视为实现高性能半导体封装的有吸引力的候选。包括在各个SiP中的多个半导体芯片并排设置。然而，这可导致难以减小SiP的宽度。因此，已提出将多个半导体芯片设置在SiP封装中的各种技术以减小SiP的尺寸。
技术实现思路
根据实施方式，一种系统级封装包括：再分配线(RDL)结构，其包括第一RDL图案；以及第一半导体芯片，其设置在RDL结构上，使得第一半导体芯片的电连接到第一RDL图案的第一芯片焊盘面向RDL结构。该系统级封装还包括第二半导体芯片，该第二半导体芯片层叠在第一半导体芯片上，使得第二半导体芯片突出越过第一半导体芯片的侧表面，其中，设置在第二半导体芯片的突起上的第二芯片焊盘面向RDL结构。该系统级封装还包括设置在RDL结构上以支撑第二半导体芯片的突起的桥接管芯，其中，该桥接管芯包括由第一通孔穿透的主体，其中，第一通孔将第二芯片焊盘电连接到第一RDL图案。根据另一实施方式，一种系统级封装包括第一子封装以及安装在第一子封装上的第二子封装。第一子封装包括：再分配线(RDL)结构，其包括第一RDL图案；以及第一半导体芯片，其设置在RDL结构上，使得第一半导体芯片的电连接到第一RDL图案的第一芯片焊盘面向RDL结构。第一子封装还包括第二半导体芯片，该第二半导体芯片层叠在第一半导体芯片上，使得第二半导体芯片突出越过第一半导体芯片的侧表面，其中，设置在第二半导体芯片的突起上的第二芯片焊盘面向RDL结构。第一子封装还包括桥接管芯，该桥接管芯设置在RDL结构上以支撑第二半导体芯片的突起，其中，桥接管芯包括由第一通孔穿透的主体，其中，第一通孔将第二芯片焊盘电连接到第一RDL图案。第一子封装另外包括模制层，该模制层设置在RDL结构上以覆盖第一半导体芯片和桥接管芯并且围绕第二半导体芯片。第一子封装还包括穿透模制层以电连接到RDL结构的模制通孔(TMV)，其中，第二子封装设置在模制层上并且电连接到TMV。附图说明图1是示出根据实施方式的系统级封装(SiP)的横截面图。图2是示出图1的一部分(包括桥接管芯)的放大横截面图。图3是示出将图2所示的半导体芯片彼此连接的电路径的立体图。图4是聚焦于图1的桥接管芯的放大横截面图。图5是示出图4的桥接管芯中所包括的柱状凸块阵列的平面图。图6是示出图1所示的半导体芯片之间的连接部分的放大横截面图。图7是示出根据另一实施方式的SiP的横截面图。图8是示出根据另一实施方式的SiP的横截面图。图9是示出图8的一部分(包括模制通孔)的横截面图。图10是示出采用包括根据实施方式的至少一个SiP的存储卡的电子系统的框图。图11是示出包括根据实施方式的至少一个SiP的另一电子系统的框图。具体实施方式本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词语，术语的含义可被解释为根据实施方式所属领域的普通技术人员而不同。如果详细定义，则可根据定义来解释术语。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有实施方式所属领域的普通技术人员通常理解的相同含义。将理解，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分，而非用于仅限定元件本身或者意指特定顺序。还将理解，当元件或层被称为在另一元件或层“上”、“上方”、“下面”、“下方”或“外侧”时，该元件或层可与另一元件或层直接接触，或者可存在中间元件或层。用于描述元件或层之间的关系的其它词语应该以类似的方式解释(例如，“在...之间”与“直接在...之间”或者“相邻”与“直接相邻”)。诸如“在...之下”、“在...下面”、“下”、“上面”、“上”、“顶部”、“底部”等的空间相对术语可用于描述元件和/或特征与另一元件和/或特征的关系(例如，如图中所示)。将理解，除了附图中所描绘的取向之外，空间相对术语旨在涵盖装置在使用和/或操作中的不同取向。例如，当附图中的装置翻转时，被描述为在其它元件或特征下面和/或之下的元件将被取向为在其它元件或特征上面。装置可按照其它方式取向(旋转90度或处于其它取向)并且相应地解释本文中所使用的空间相对描述符。系统级封装(SiP)可对应于半导体封装，并且半导体封装可包括诸如半导体芯片或半导体管芯的电子器件。半导体芯片或半导体管芯可通过使用划片工艺将诸如晶圆的半导体基板分离成多片来获得。半导体芯片可对应于存储器芯片、逻辑芯片、专用集成电路(ASIC)芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或系统芯片(SoC)。存储器芯片可包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可包括集成在半导体基板上的逻辑电路。半导体封装可用在诸如移动电话的通信系统、与生物技术或保健关联的电子系统或可穿戴电子系统中。半导体封装可适用于物联网(IoT)。贯穿说明书，相同的标号表示相同的元件。即使标号未参照一幅图提及或描述，该标号也可参照另一幅图提及或描述。另外，即使标号未在一幅图中示出，其也可参照另一幅图提及或描述。图1是示出根据实施方式的系统级封装(SiP)10的横截面图。参照图1，SiP10可被配置为包括再分配线(RDL)结构100、第一半导体芯片300、第二半导体芯片400和桥接管芯500。第一半导体芯片300可设置在RDL结构100上。第二半导体芯片400可层叠在第一半导体芯片300的与RDL结构100相对的表面上以与第一半导体芯片300交叠。第二半导体芯片400可层叠在第一半导体芯片300上以具有突起435，突起435对应于从与第一半导体芯片300的侧表面对准的垂直线横向突出的伸出物(overlang)。桥接管芯500可设置在RDL结构100上以支撑第二半导体芯片400的突起435。桥接管芯500可设置在第二半导体芯片400的突起435与RDL结构100之间，并且可被设置为在与突起435相同的方向上与第一半导体芯片300横向间隔开。SiP10还可包括形成在RDL结构100上的模制层700。模制层700可形成为覆盖第一半导体芯片300和桥接管芯500。模制层700可延伸以覆盖第二半导体芯片400。模制层700可形成为围绕并保护第二半导体芯片400并露出第二半导体芯片400的与第一半导体芯片300相对的第二表面402。在模制层700形本文档来自技高网...

【技术保护点】
1.一种系统级封装，该系统级封装包括：/n再分配线RDL结构，该RDL结构包括第一RDL图案；/n第一半导体芯片，该第一半导体芯片设置在所述RDL结构上，使得所述第一半导体芯片的电连接到所述第一RDL图案的第一芯片焊盘面向所述RDL结构；/n第二半导体芯片，该第二半导体芯片层叠在所述第一半导体芯片上，使得所述第二半导体芯片突出越过所述第一半导体芯片的侧表面，其中，设置在所述第二半导体芯片的突起上的第二芯片焊盘面向所述RDL结构；以及/n桥接管芯，该桥接管芯设置在所述RDL结构上以支撑所述第二半导体芯片的所述突起，其中，所述桥接管芯包括由第一通孔穿透的主体，其中，所述第一通孔将所述第二芯片焊盘电连接到所述第一RDL图案。/n

【技术特征摘要】
20190222 KR 10-2019-00214531.一种系统级封装，该系统级封装包括：
再分配线RDL结构，该RDL结构包括第一RDL图案；
第一半导体芯片，该第一半导体芯片设置在所述RDL结构上，使得所述第一半导体芯片的电连接到所述第一RDL图案的第一芯片焊盘面向所述RDL结构；
第二半导体芯片，该第二半导体芯片层叠在所述第一半导体芯片上，使得所述第二半导体芯片突出越过所述第一半导体芯片的侧表面，其中，设置在所述第二半导体芯片的突起上的第二芯片焊盘面向所述RDL结构；以及
桥接管芯，该桥接管芯设置在所述RDL结构上以支撑所述第二半导体芯片的所述突起，其中，所述桥接管芯包括由第一通孔穿透的主体，其中，所述第一通孔将所述第二芯片焊盘电连接到所述第一RDL图案。


2.根据权利要求1所述的系统级封装，其中，
所述第二半导体芯片包括被配置为存储数据的存储器半导体芯片；并且
所述第一半导体芯片是系统芯片SoC，该SoC被配置为通过第一电路径接收存储在所述存储器半导体芯片中的数据，该第一电路径包括所述第二芯片焊盘、所述第一通孔、所述第一RDL图案和所述第一芯片焊盘。


3.根据权利要求1所述的系统级封装，其中，所述桥接管芯还包括：
第一柱状凸块，该第一柱状凸块设置在所述主体的顶表面上并且电连接到所述第一通孔，其中，所述第一柱状凸块的直径大于所述第一通孔的直径；以及
通孔焊盘，该通孔焊盘设置在所述主体的与所述第一柱状凸块背对的底表面上并且电连接到所述第一通孔，其中，所述通孔焊盘的直径大于所述第一通孔的直径。


4.根据权利要求3所述的系统级封装，该系统级封装还包括：
第一内连接器，该第一内连接器将所述通孔焊盘电连接到所述第一RDL图案；以及
第二内连接器，该第二内连接器将所述第一柱状凸块电连接到所述第二芯片焊盘。


5.根据权利要求4所述的系统级封装，该系统级封装还包括虚拟凸块，该虚拟凸块与所述第二内连接器间隔开并且设置在所述第一半导体芯片与所述第二半导体芯片之间以支撑所述第二半导体芯片。


6.根据权利要求5所述的系统级封装，其中，
所述第二半导体芯片还包括虚拟接合焊盘，该虚拟接合焊盘设置在所述第二半导体芯片的面向所述第一半导体芯片的表面上；并且
所述虚拟凸块接合到所述虚拟接合焊盘。


7.根据权利要求4所述的系统级封装，该系统级封装还包括设置在所述第一半导体芯片与所述第二半导体芯片之间并且与所述第二内连接器间隔开的粘合层，其中，该粘合层被配置为支撑所述第二半导体芯片。


8.根据权利要求3所述的系统级封装，其中，
所述第二半导体芯片还包括第三芯片焊盘，该第三芯片焊盘设置在所述突起上并且与所述第二芯片焊盘间隔开；
所述RDL结构还包括第二RDL图案，该第二RDL图案与所述第一RDL图案间隔开并且电连接到第一外连接器；并且
所述桥接管芯还包括第二通孔和第二柱状凸块，所述第二通孔与所述第一通孔间隔开并且通过所述第二RDL图案将所述第三芯片焊盘电连接到所述第一外连接器，所述第二柱状凸块电连接到所述第二通孔。


9.根据权利要求8所述的系统级封装，其中，所述第一外连接器、所述第二RDL图案、所述第二通孔、所述第二柱状凸块和所述第三芯片焊盘构成将电力供应给所述第二半导体芯片或者将所述第二半导体芯片接地的第二电路径。


10.根据权利要求3所述的系统级封装，其中，
所述桥接管芯的所述主体的厚度小于所述第一半导体芯片的厚度；并且
所述第一柱状凸块、所述第一通孔和所述通孔焊盘的组合厚度基本上等于所述第一半导体芯片的厚度。


...

【专利技术属性】
技术研发人员：金钟薰，成基俊，金基范，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR