移位寄存器及驱动方法、栅极驱动电路技术

本发明专利技术提供一种移位寄存器及驱动方法、栅极驱动电路，属于显示技术领域，其可解决现有的输出信号的下降沿波形失真，下降时间较长的问题。本发明专利技术的一种移位寄存器，包括：输入模块、输出模块和上拉节点升高模块；输入模块被配置为，响应于输入信号，并通过输入信号对上拉节点进行预充电；其中，上拉节点为输入模块与输出模块之间的连接节点；输出模块被配置为，响应于上拉节点的电位，并将第一时钟信号通过信号输出端进行输出；上拉节点升高模块被配置为，响应于信号输出端的电位，并将第二时钟信号通过上拉输出端输出。

【技术实现步骤摘要】
移位寄存器及驱动方法、栅极驱动电路
本专利技术属于显示
，具体涉及一种移位寄存器及驱动方法、栅极驱动电路。
技术介绍
随着显示行业的不断发展，液晶显示产品以其低成本、窄边框、轻薄化等优势受到了更多的关注，在此背景下阵列基板栅极驱动技术(GateDriveronArray，GOA)应运而生。GOA技术是将栅极驱动电路和薄膜晶体管阵列一同做在阵列基板上，通过级联的多个移位寄存器实现像素单元的逐行开启，从而使显示产品显示多彩的画面。专利技术人发现现有技术中至少存在如下问题：现有的移位寄存器在面对更大的尺寸、更高的分辨率以及更高的刷新速率的要求时表现不足，特别是输出信号的下降沿波形失真，下降时间(FallTime，Tf)较长，导致本行像素容易误输出。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器及驱动方法、栅极驱动电路。解决本专利技术技术问题所采用的技术方案是一种移位寄存器，所述移位寄存器包括：输入模块、输出模块和上拉节点升高模块；所述输入模块被配置为，响应于输入本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，所述移位寄存器包括：输入模块、输出模块和上拉节点升高模块；/n所述输入模块被配置为，响应于输入信号，并通过所述输入信号对上拉节点进行预充电；其中，所述上拉节点为所述输入模块与所述输出模块之间的连接节点；/n所述输出模块被配置为，响应于所述上拉节点的电位，并将所述第一时钟信号通过信号输出端进行输出；/n所述上拉节点升高模块被配置为，响应于所述信号输出端的电位，并将第二时钟信号通过上拉输出端输出。/n

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括：输入模块、输出模块和上拉节点升高模块；
所述输入模块被配置为，响应于输入信号，并通过所述输入信号对上拉节点进行预充电；其中，所述上拉节点为所述输入模块与所述输出模块之间的连接节点；
所述输出模块被配置为，响应于所述上拉节点的电位，并将所述第一时钟信号通过信号输出端进行输出；
所述上拉节点升高模块被配置为，响应于所述信号输出端的电位，并将第二时钟信号通过上拉输出端输出。


2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第一晶体管；所述第一晶体管的控制极和第一极连接信号输入端，第二极连接上拉节点；
所述输出模块包括：第三晶体管；所述第三晶体管的控制极连接上拉节点，第一极连接第一时钟信号端，第二极连接信号输出端；
所述上节点升高模块包括：第七晶体管；所述第七晶体管的控制极连接信号输出端，第一极连接第二时钟信号端，第二极连接上拉输出端。


3.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括：上拉控制模块；
所述上拉控制模块被配置为，在所述输入单元输入所述输入信号或所述上拉节点升高单元输入第二时钟信号时，通过所述输入信号或所述第二时钟信号，对所述上拉节点进行预充电。


4.根据权利要求3所述的移位寄存器，其特征在于，所述上拉控制模块包括：电容；
所述电容的一端连接上拉节点，另一端连接信号输出端。


5.根据权利要求4所述的移位寄存器，其特征在于，所述移位寄存器还包括：下拉控制模块、下拉模块、第一降噪模块和第二降噪模块；
所述下拉控制模块被配置为，响应于第一电源电压，并通过所述第一电源电压控制下拉节点的电位；所述下拉节点为所述下拉控制模块与所述下拉模块之间的连接节点；
所述下拉模块被配置为，响应于所述上拉节点的电位下拉所述下拉节点；
所述第一降噪模块被配置为，响应于所述下拉节点的电位，通过第二电源电压对所述上拉节点进行降噪；
所述第二降噪模块被配置为，响应与所述下拉节点的电位，通过第二电源电压对所述信号输出端进行降噪。


6.根据权利要求5所述的移位寄存...

【专利技术属性】
技术研发人员：高翔宇，刘子正，龚文俊，
申请(专利权)人：京东方科技集团股份有限公司，武汉京东方光电科技有限公司，
类型：发明
国别省市：北京;11