半导体器件及其制作方法技术

公开了一种半导体器件及其制作方法，采用第一光刻版刻蚀出第一类型晶体管的栅极结构，同时该栅极结构的两端与相应的隔离层之间具有间距，以栅极结构和隔离层为掩膜依次自对准地刻蚀出阱区和阱区中的构成源漏区的掺杂区，再采用光刻胶覆盖该第一类型晶体管的全部体区，维持第一类型晶体管的体区掺杂状态，再制作第二类型晶体管。本发明专利技术的半导体器件的制作方法在形成具有多种类型晶体管的半导体器件的同一种类型晶体管的制作步骤中，对同一种类型晶体管体区的制作仅需要一块光刻版，制作成本低。

【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术涉及半导体
，特别涉及一种半导体器件及其制作方法。
技术介绍
CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)工艺具有功耗低和集成度高的优点，在数字和模拟集成电路领域，都占据着十分重要的地位。传统CMOS工艺的成本控制一直是行业内重要的一环，传统的CMOS工艺通常以光刻层数量衡量工艺成本。因此在减少光刻层的使用是降低工艺成本的主要方法之一。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种半导体器件及其制作方法，从而减少光刻层的数量，降低工艺成本。根据本专利技术的一方面，提供一种半导体器件的制作方法，其特征在于，包括：在衬底上依次制作隔离层、栅极结构层和光刻胶层，所述隔离层在所述衬底上间隔分布；采用第一光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成第一栅极结构，所述第一栅极结构位于相邻所述隔离层之间，所述第一栅极结构上包括所述光刻胶层，所述第一栅极结构与相邻所述隔离层之间具有间隙；去除所述第一光刻版，以所述隔离层、所述第一栅极结构和所述光刻胶层为掩膜，依次在所述第一栅极结构的两端位置的所述衬底上制作第一阱区、在所述第一阱区上制作第一掺杂区；补充所述光刻胶层，使所述光刻胶层至少还覆盖所述第一阱区和所述第一掺杂区；在所述衬底上制作第二阱区及位于所述第二阱区中的第二掺杂区，其中，所述第一阱区与所述第二阱区的掺杂类型相反，所述第一掺杂区和所述第二掺杂区的掺杂类型相反，所述第一阱区和所述第一掺杂区的掺杂类型相反。可选地，在所述补充所述光刻胶层的步骤之后，包括：采用第二光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成第二栅极结构，所述第二栅极结构位于相邻所述隔离层之间，所述第二栅极结构上包括所述光刻胶层，所述第二栅极结构与相邻所述隔离层之间具有间隙；去除所述第二光刻版，以所述隔离层、所述第二栅极结构和所述光刻胶层为掩膜，依次在所述第二栅极结构的两端位置的所述衬底上制作第二阱区、在所述第二阱区上制作第二掺杂区，以形成所述第二阱区和所述第二掺杂区；去除所述光刻胶层。可选地，制作所述第一阱区和所述第二阱区中的至少一个的制作步骤包括采用斜角度注入相应掺杂离子的方法制作。可选地，所述斜角度注入的角度为15度至65度。可选地，制作所述第一阱区和所述第二阱区中的至少一个的制作步骤包括预注入相应掺杂离子，并采用扩散的方式扩散所述相应掺杂离子，以获得体区足够大的所述第一阱区或所述第二阱区。可选地，在去除所述光刻胶层之后，在所述半导体器件上制作绝缘层，并采用相应的两个光刻版在所述绝缘层上依次制作通透至所述第一掺杂区和所述第二阱区的多个第一通孔、通透至所述第二掺杂区和所述第一阱区的多个第二通孔，并在制作所述多个第一通孔或所述多个第二通孔的步骤中，通过所述多个第一通孔向所述半导体器件注入第一类掺杂离子、通过所述多个第二通孔向所述半导体器件注入第二类掺杂离子，所述第一类掺杂离子的类型与所述第一掺杂区的掺杂类型相同，所述第二类掺杂离子的类型与所述第二掺杂区的掺杂类型相同。根据本专利技术的另一方面，提供一种半导体器件，其特征在于，通过本专利技术一方面提供的所述的半导体器件的制作方法制作。本专利技术提供的半导体器件及其制作方法采用第一光刻版刻蚀出第一类型晶体管的栅极结构，同时该栅极结构的两端与相应的隔离层之间具有间距，以栅极结构和隔离层为掩膜依次自对准地刻蚀出阱区和阱区中的构成源漏区的掺杂区，再采用光刻胶覆盖该第一类型晶体管的全部体区，维持第一类型晶体管的体区掺杂状态，再制作第二类型晶体管。本专利技术的半导体器件的制作方法在形成具有多种类型晶体管的半导体器件的同一种类型晶体管的制作步骤中，对同一种类型晶体管的体区的制作仅需要一块光刻版，制作成本低。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1A至图1F示出了根据现有技术的半导体器件的制作方法的工艺流程示意图；图2示出了根据现有技术的半导体器件的体区引出方式的示意图；图3A至图3H示出了根据本专利技术实施例的半导体器件的制作方法的工艺流程示意图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。图1A至图1F示出了根据现有技术的半导体器件的制作方法的工艺流程示意图。参照图1A，以CMOS器件为例，现有技术的半导体器件100包括衬底110，在衬底110上包括P阱区120以及隔离层101，其中，该P阱区120是以隔离层101和第一光刻层PW作为掩膜对半导体器件100全片进行P型掺杂离子注入形成的。其中，制作隔离层101也要用到一块光刻版，隔离层一般可以选择采用硅局部氧化隔离技术制作。在注入制作完P阱区120之后，参照图1B，以第二光刻层NW和隔离层101作为掩模对半导体器件全片注入N型掺杂离子，在衬底110中形成N阱区130。在制作完N阱区130之后，在半导体器件100上表面制作栅极结构层，参照图1C，再以第三光刻层GT和隔离层101作为掩膜进行刻蚀，获得第一栅极结构141和第二栅极结构142。其中光刻胶143可用于第一栅极结构141和第二栅极结构142的图形化成形的辅助掩膜层。栅极结构成型后，去除光刻胶143，再参照图1D，以第四光刻层SN、隔离层101和第一栅极结构141为掩膜，对半导体器件全片注入N型掺杂离子，在P阱区120中形成NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管的源漏区的N掺杂区121和N掺杂区122。再参照图1E，以第五光刻层SP、隔离层101和第二栅极结构142为掩膜，对半导体器件100全片注入P型掺杂离子，形成PMOS(positivechannelMetalOxideSemiconductor，P沟道金属氧化物半导体)晶体管的源漏区的P型掺杂区131和P型掺杂区132。再参照图1F，在半导体器件100上全片覆盖绝缘层150，并通过引出部件160将N掺杂区121、N掺杂区122、P掺杂区131、P掺杂区132电引出，以引出源漏电极。其中，引出体区需要采用一层光刻层。体区主要指作为源漏区的掺杂区，在一个基本晶体管中，体区的指代还可以包括阱区和栅极结构的范围。一共采用了第一光刻层PW、第二光刻层NW、第三光刻层GT、第四光刻层SN和第五光刻层SP，以及制作隔离层用到的光刻层和体区引出用到的光刻层，一共七层光刻层，该七层光刻层为图形化光刻版。图2示出了根据现有技术的半导体器件的体区引出方式的示意图。如图所示，该半导体器件200包括衬底210，衬底本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n在衬底上依次制作隔离层、栅极结构层和光刻胶层，所述隔离层在所述衬底上间隔分布；/n采用第一光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成第一栅极结构，所述第一栅极结构位于相邻所述隔离层之间，所述第一栅极结构上包括所述光刻胶层，所述第一栅极结构与相邻所述隔离层之间具有间隙；/n去除所述第一光刻版，以所述隔离层、所述第一栅极结构和所述光刻胶层为掩膜，依次在所述第一栅极结构的两端位置的所述衬底上制作第一阱区、在所述第一阱区上制作第一掺杂区；/n补充所述光刻胶层，使所述光刻胶层至少还覆盖所述第一阱区和所述第一掺杂区；/n在所述衬底上制作第二阱区及位于所述第二阱区中的第二掺杂区，其中，所述第一阱区与所述第二阱区的掺杂类型相反，所述第一掺杂区和所述第二掺杂区的掺杂类型相反，所述第一阱区和所述第一掺杂区的掺杂类型相反。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
在衬底上依次制作隔离层、栅极结构层和光刻胶层，所述隔离层在所述衬底上间隔分布；
采用第一光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成第一栅极结构，所述第一栅极结构位于相邻所述隔离层之间，所述第一栅极结构上包括所述光刻胶层，所述第一栅极结构与相邻所述隔离层之间具有间隙；
去除所述第一光刻版，以所述隔离层、所述第一栅极结构和所述光刻胶层为掩膜，依次在所述第一栅极结构的两端位置的所述衬底上制作第一阱区、在所述第一阱区上制作第一掺杂区；
补充所述光刻胶层，使所述光刻胶层至少还覆盖所述第一阱区和所述第一掺杂区；
在所述衬底上制作第二阱区及位于所述第二阱区中的第二掺杂区，其中，所述第一阱区与所述第二阱区的掺杂类型相反，所述第一掺杂区和所述第二掺杂区的掺杂类型相反，所述第一阱区和所述第一掺杂区的掺杂类型相反。


2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述补充所述光刻胶层的步骤之后，包括：
采用第二光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成第二栅极结构，所述第二栅极结构位于相邻所述隔离层之间，所述第二栅极结构上包括所述光刻胶层，所述第二栅极结构与相邻所述隔离层之间具有间隙；
去除所述第二光刻版，以所述隔离层、所述第二栅极结构和所述光刻胶层为掩膜，依次在所述第二栅极结构的两端位置的所述衬底上制作第二阱区、在所述第二阱区上制作第二掺杂区，...

【专利技术属性】
技术研发人员：韩广涛，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33