多晶硅电阻结构及其制备方法技术

本发明专利技术涉及一种多晶硅电阻结构及其制备方法，该多晶硅电阻结构包括：P型半导体基底；N型阱区，形成于P型半导体基底上；隔离层，形成于N型阱区上；多晶硅层，形成于隔离层上；金属互连结构，分别与多晶硅层和N型阱区连接以使多晶硅层和N型阱区连接。通过在P型半导体基底上形成N型阱区，P型半导体基底和N型阱区形成二极管结构，通过金属互连结构将多晶硅层与N型阱区连接，对多晶硅层进行保护，且由于二极管结构形成于多晶硅层的正下方，在增加静电保护结构的同时，不会增加多晶硅电阻结构所占面积。

【技术实现步骤摘要】
多晶硅电阻结构及其制备方法
本专利技术涉及半导体领域，特别是涉及一种多晶硅电阻结构及其制备方法。
技术介绍
电子元器件在生产、组装、测试、存放或搬运过程中都容易产生静电，静电通常瞬间电压非常高(千伏级别)，可对器件造成永久性的损坏。尤其对于多晶硅电阻结构，当产生静电时，会击穿多晶硅下方的隔离层，使整个电路异常因此需对多晶硅电阻结构进行静电保护。目前，一般是在多晶硅电阻结构外连接一个静电保护电路，当静电电压较高时，静电保护电路被导通而将静电电荷泄放掉，避免静电高压对器件造成损坏。然后，在多晶硅电阻外在额外增加一个静电保护电路，势必会增加整体结构的面积，不利于器件的小型化设计。
技术实现思路
基于此，有必要针对上述多晶硅电阻结构因额外设置静电保护电路而导致面积较大的技术问题，提出了一种新的多晶硅电阻结构。一种多晶硅电阻结构，包括：P型半导体基底；N型阱区，形成于所述P型半导体基底上；隔离层，形成于所述N型阱区上；多晶硅层，形成于所述隔离层上；金属互连结构，分别与所述多晶硅层和所述N本文档来自技高网...

【技术保护点】
1.一种多晶硅电阻结构，其特征在于，包括：/nP型半导体基底；/nN型阱区，形成于所述P型半导体基底上；/n隔离层，形成于所述N型阱区上；/n多晶硅层，形成于所述隔离层上；/n金属互连结构，分别与所述多晶硅层和所述N型阱区连接以使所述多晶硅层和所述N型阱区连接。/n

【技术特征摘要】
1.一种多晶硅电阻结构，其特征在于，包括：
P型半导体基底；
N型阱区，形成于所述P型半导体基底上；
隔离层，形成于所述N型阱区上；
多晶硅层，形成于所述隔离层上；
金属互连结构，分别与所述多晶硅层和所述N型阱区连接以使所述多晶硅层和所述N型阱区连接。


2.如权利要求1所述的多晶硅电阻结构，其特征在于，所述P型半导体基底包括硅材料，所述隔离层为氧化硅层。


3.如权利要求1所述的多晶硅电阻结构，其特征在于，所述多晶硅层呈蛇形分布，所述金属互连结构与所述多晶硅层的一个端部连接。


4.如权利要求1所述的多晶硅电阻结构，其特征在于，所述N型阱区内形成有N型体区，所述N型体区的掺杂浓度大于所述N型阱区的掺杂浓度，所述金属互连结构与所述N型体区连接。


5.如权利要求4所述的多晶硅电阻结构，其特征在于，所述多晶硅层和所述N型体区上形成有介质层，所述金属互连结构包括导电接触孔和金属层，所述金属层形成于所述介质层上，所述导电接触孔贯穿所述介质层，所述导电接触孔包括第一接触孔和第二接触孔，所述第一接触孔位于所述N型体区上方并与所述N型体区连接，所述第二接触孔位于所述多晶硅层上方并与所述多晶硅层连接，且所述第一接触孔和所述第二接触孔均与所述金属层连接。


6.如权利要求5所述的多晶硅电阻结构，其特征在于，所述导电接触孔包括多个所述第一接触孔...

【专利技术属性】
技术研发人员：汪广羊，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏;32