半导体存储装置、存储系统及不良检测方法制造方法及图纸

本发明专利技术的实施方式涉及一种半导体存储装置、存储系统及不良检测方法。实施方式的半导体存储装置具备：第1及第2布线；存储晶体管，连接于第1及第2布线之间；第1选择晶体管，连接于第1布线及存储晶体管之间；第2选择晶体管，连接于第2布线及存储晶体管之间；第3布线，连接于第1选择晶体管的栅极电极；及第4布线，连接于第2选择晶体管的栅极电极。在第1～第2时点，向第3布线供给使第1选择晶体管成为ON状态的电压，向第4布线供给使第2选择晶体管成为OFF状态的电压，在第2～第3时点，向第3布线供给使第1选择晶体管成为OFF状态的电压，在第1、第3时点之间的第4时点，感测第1布线的电压及电流中的至少一者。

【技术实现步骤摘要】
半导体存储装置、存储系统及不良检测方法相关申请本申请享有以日本专利申请2019-23220号(申请日：2019年2月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
以下所记载的实施方式涉及一种半导体存储装置、存储系统及不良检测方法。
技术介绍
已知有一种半导体存储装置，具备：第1布线及第2布线；存储晶体管，连接于第1布线及第2布线之间；第1选择晶体管，连接于第1布线及存储晶体管之间；第2选择晶体管，连接于第2布线及存储晶体管之间；第3布线，连接于第1选择晶体管的栅极电极；及第4布线，连接于第2选择晶体管的栅极电极。
技术实现思路
本专利技术的实施方式提供一种能够效率良好地检测不良的半导体存储装置、存储系统及不良检测方法。一实施方式的半导体存储装置具备：第1布线及第2布线；存储晶体管，连接于第1布线及第2布线之间；第1选择晶体管，连接于第1布线及存储晶体管之间；第2选择晶体管，连接于第2布线及存储晶体管之间；第3布线，连接于第1选择晶体管的栅极电极；及第4布线，连接于第2本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n第1布线及第2布线；/n存储晶体管，连接于所述第1布线及所述第2布线之间；/n第1选择晶体管，连接于所述第1布线及所述存储晶体管之间；/n第2选择晶体管，连接于所述第2布线及所述存储晶体管之间；/n第3布线，连接于所述第1选择晶体管的栅极电极；及/n第4布线，连接于所述第2选择晶体管的栅极电极；且/n从第1时点到第2时点，向所述第3布线供给使所述第1选择晶体管成为ON状态的第1电压，向所述第4布线供给使所述第2选择晶体管成为OFF状态的第2电压，/n从所述第2时点到第3时点，向所述第3布线供给使所述第1选择晶体管成为OFF状态的第3电压，/n在所述第1时点与所...

【技术特征摘要】
20190213 JP 2019-0232201.一种半导体存储装置，具备：
第1布线及第2布线；
存储晶体管，连接于所述第1布线及所述第2布线之间；
第1选择晶体管，连接于所述第1布线及所述存储晶体管之间；
第2选择晶体管，连接于所述第2布线及所述存储晶体管之间；
第3布线，连接于所述第1选择晶体管的栅极电极；及
第4布线，连接于所述第2选择晶体管的栅极电极；且
从第1时点到第2时点，向所述第3布线供给使所述第1选择晶体管成为ON状态的第1电压，向所述第4布线供给使所述第2选择晶体管成为OFF状态的第2电压，
从所述第2时点到第3时点，向所述第3布线供给使所述第1选择晶体管成为OFF状态的第3电压，
在所述第1时点与所述第3时点之间的第4时点，感测所述第1布线的电压及电流中的至少一者。


2.根据权利要求1所述的半导体存储装置，其中
具备连接于所述存储晶体管的栅极电极的第5布线，且
在所述第1时点与所述第2时点之间的指定时点，向所述第1布线及所述第5布线供给电势差。


3.根据权利要求1所述的半导体存储装置，其中具备：
感测晶体管，具备连接于所述第1布线的栅极电极；
锁存电路，连接于所述感测晶体管；
开关晶体管，连接于所述感测晶体管及所述锁存电路之间；及
第6布线，连接于所述开关晶体管的栅极电极；且
在所述第4时点，向所述第6布线供给使所述开关晶体管成为ON状态的第4电压。


4.根据权利要求1所述的半导体存储装置，其中具备：
多个所述存储晶体管，连接于所述第1选择晶体管及所述第2选择晶体管之间；及
多个第5布线，分别连接于所述多个存储晶体管的栅极电极；且
在所述第1时点与所述第2时点之间的指定时点，向多个所述第5布线供给第5电压。


5.根据权利要求4所述的半导体存储装置，其中
所述第5电压是接地电压或大于所述接地电压的电压。


6.根据权利要求1所述的半导体存储装置，其中具备：
多个所述存储晶体管，连接于所述第1选择晶体管及所述第2选择晶体管之间；及
多个第5布线，分别连接于所述多个存储晶体管的栅极电极；且
向多个所述第5布线供给第6电压，
反复进行从所述多个第5布线选择一个所述第5布线的处理、将所选择的所述第5布线的电压切换成与所述第6电压不同的第7电压的处理、及感测所述第1布线的电压及电流中的至少一者的处理，
输出能够特定出与所感测到的所述第1布线的电压及电流中的至少一者发生变化的时点对应的所述第5布线的信息。


7.根据权利要求6所述的半导体存储装置，其中
所述第7电压是接地电压或大于所述接地电压的电压。


8.根据权利要求1所述的半导体存储装置，其中具备：
多个所述第1布线；
多个所述存储晶体管，分别连接于所述多个第1布线及所述第2布线之间；
多个第1选择晶体管，分别连接于所述多个第1布线及所述多个存储晶体管之间；及
多个第2选择晶体管，分别连接于所述第2布线及所述多个存储晶体管之间；且
所述第3布线共通地连接于所述多个第1选择晶体管的栅极电极，
所述第4布线共通地连接于所述多个第2选择晶体管的栅极电极，
在所述第4时点，感测所述多个第1布线的电压及电流中的至少一者，
输出与所感测到的所述多个第1布线的电压及电流中的至少一者对应的信息。


9.根据权利要求1所述的半导体存储装置，其中
具备连接于所述存储晶体管的栅极电极的第5布线，且
构成为能够执行向所述存储晶体管写入数据的写入动作，
所述写入动作包括：
电压施加动作，在所述第1时点之前的第5时点向所述第5布线供给程序电压；及
信息输出动作，在所述第3时点之后的第6时点输出表示所述写入动作的状态的信息。


10.根据权利要求1所述的半导体存储装置，其中
构成为能够执行从所述存储晶体管中删除数据的删除动作，且
所述删除动作包括：
电压施加动作，在所述第1时点之前的第7时点向所述第2布线供给删除电压；及
信息输出动作，在所述第3时点之后的第8时点输出表示所述删除动作的状态的信息。


11.一种存储系统，
具备半导体存储装置及连接于所述半导体存储装置的控制装置，且
所述半导体存储装置具备：
第1布线及第2布线；
存储晶体管，连接于所述第1布线及所述第2布线之间；
第1选择晶体管，连接于所述第1布线及所述存储晶体管之间；

【专利技术属性】
技术研发人员：原口辰也，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP