时钟产生电路、多相开关变换器及其控制电路制造技术

本实用新型专利技术公开了一种时钟产生电路、多相开关变换器及其控制电路，一种时钟产生电路，包括N个时钟电路，第一个时钟电路的第一端接收时钟输入信号，或者由第一个时钟电路产生时钟输入信号，根据时钟输入信号，所述第一个时钟电路的第二端产生时钟输出信号；第2～N个时钟电路包括：第一端：连接上一级控制电路的第二端，接收时钟输入信号；第二端：根据第一端的时钟输入信号，产生时钟输出信号；每个时钟电路对时钟输入信号进行锁相，并将时钟输入信号移相360/N度，产生时钟输出信号。本实用新型专利技术可以在较低的系统时钟频率下，可靠产生移相的时钟，设计简单。

【技术实现步骤摘要】
时钟产生电路、多相开关变换器及其控制电路
本技术涉及电力电子
，具体涉及一种时钟产生电路、多相开关变换器及其控制电路。
技术介绍
在移相时钟在很多应用场合需要用到，比如在多相交错并联的开关电路中，需要多个移相时钟。现有做法为系统产生高频时钟，高频时钟进行分频，产生多个相对低频的移相时钟。该方法所需工作电流偏大，移相的分频器设计相对复杂。
技术实现思路
有鉴于此，本技术的目的在于提供一种时钟产生电路、多相开关变换器及其控制电路，用以解决现有技术中需要采用高频时钟进行分频才能产生移相时钟的问题。本技术的技术解决方案是，提供一种时钟产生电路，包括N个时钟电路，第一个时钟电路的第一端接收时钟输入信号，或者由第一个时钟电路产生时钟输入信号，根据时钟输入信号，所述第一个时钟电路的第二端产生时钟输出信号；第2～N个时钟电路包括：第一端：连接上一级控制电路的第二端，接收时钟输入信号；第二端：根据第一端的时钟输入信号，产生时钟输出信号；每个时钟电路对时钟输入信号进行锁相，并将时钟输入信号移相360/N度，产生时钟输出信号；其中，N为大于等于2的自然数。作为可选，所述时钟电路包括鉴频鉴相器、运算放大器和压控振荡器；所述鉴频鉴相器的第一输入端接收时钟输入信号，所述运算放大器接收鉴频鉴相器的输出电压，所述运算放大器的输出电压连接到压控振荡器的第一输入端，所述压控振荡器的输出端连接到所述鉴频鉴相器的第二输入端；所述压控振荡器由K个延时单元串联组成，其中一个延时单元的输出为所述时钟电路的输出。作为可选，所述运算放大器为电荷泵；所述延时单元的延时受所述电荷泵的输出电压控制。作为可选，所述压控振荡器的第一输入端为压控振荡器的供电端。作为可选，设置K最小为N可配置的数值的最小公倍数的一半。本技术的另一技术解决方案是，提供一种多相开关变换器的控制电路，所述多相开关变换器包括N个并联的开关电路及相应的控制电路；所述多相开关变换器的控制电路包括时钟产生电路，所述控制电路包括所述时钟电路和开关信号产生电路；所述开关信号产生电路根据所述时钟输入信号产生开关信号；第一个控制电路的第一端连接到第一个时钟电路的第一端，所述第一个控制电路的第二端连接到时钟电路的第二端；第2～N个控制电路包括：第一端：连接上一级控制电路的第二端，接收时钟输入信号；第二端：根据第一端的时钟输入信号，产生时钟输出信号；第三端：根据时钟输入信号，产生开关信号，经过驱动电路从而驱动开关电路。本技术的又一技术解决方案是，提供一种多相开关变换器，多个并联的开关电路，其中每个开关电路都连接到负载以提供输出电压。采用本技术的电路结构和方法，与现有技术相比，具有以下优点：可以在较低的系统时钟频率下，可靠产生移相的时钟。附图说明图1为本技术时钟产生电路的示意图；图2为本技术时钟电路的一个实施例的示意图；图3为本技术多相开关变换器的示意图；图4为本技术控制电路的一个实施例的示意图。具体实施方式以下结合附图对本技术的优选实施例进行详细描述，但本技术并不仅仅限于这些实施例。本技术涵盖任何在本技术的精神和范围上做的替代、修改、等效方法以及方案。为了使公众对本技术有彻底的了解，在以下本技术优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本技术。在下列段落中参照附图以举例方式更具体地描述本技术。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。请参考图1所示，本技术的技术解决方案是，提供一种时钟产生电路，包括N个时钟电路，第一个时钟电路的第一端接收时钟输入信号CLK1，或者由第一个时钟电路产生时钟输入信号，根据时钟输入信号，所述第一个时钟电路的第二端产生时钟输出信号；第2～N个时钟电路包括：第一端：连接上一级控制电路的第二端，接收时钟输入信号；第二端：根据第一端的时钟输入信号，产生时钟输出信号；每个时钟电路对时钟输入信号进行锁相，并将时钟输入信号移相360/N度，产生时钟输出信号；其中，N为大于等于2的自然数。本技术可以在较低的系统时钟频率下，可靠产生移相的时钟。请参考图2所示，所述时钟电路包括鉴频鉴相器110、运算放大器120和压控振荡器130；所述鉴频鉴相器110的第一输入端接收时钟输入信号CLKi，所述运算放大器120接收鉴频鉴相器110的输出电压，所述运算放大器120的输出电压连接到压控振荡器130的第一输入端，所述压控振荡器130的输出端连接到所述鉴频鉴相器120的第二输入端；所述压控振荡器由K个延时单元串联组成，其中一个延时单元的输出为所述时钟电路的输出CLK(i+1)。需要说明的是，延时单元的个数K是根据N来设计的，正好有一个延时单元跟输入时钟相差360/N。在一个实施例中，系统中N为一个固定的数值，在各种应用中都不会变化，则可以设置K＝N。但是，在系统中，N通常不是一个固定的数值，而是一个可以配置的数值。此时，可以设置K最小等于N可配置的数值的最小公倍数的一半。由于每个延时单元的输出是差分输出的，自然具有180度的相位差，所以可以设置K最小为N可配置的数值的最小公倍数的一半，而不是N可配置的数值的最小公倍数。在一个实施例中，所述运算放大器120为电荷泵；所述延时单元的延时受所述电荷泵的输出电压控制。所述压控振荡器的第一输入端为压控振荡器的供电端。在一个实施例中，延时单元为反相器。本技术的另一技术解决方案是，提供一种多相开关变换器的控制电路，请参考图3所示，所述多相开关变换器包括N个并联的开关电路及相应的控制电路；所述多相开关变换器的控制电路包括时钟产生电路；请参考图4所示，所述控制电路包括所述时钟电路100和开关信号产生电路200；所述开关信号产生电路200根据所述时钟输入信号CLKi产生开关信号PWMi；请继续参考图3所示，第一个控制电路的第一端连接到第一个时钟电路的第一端，所述第一个控制电路的第二端连接到时钟电路的第二端；第2～N个控制电路包括：第一端：连接上一级控制电路的第二端，接收时钟输入信号；第二端：根据第一端的时钟输入信号，产生时钟输出信号；第三端：根据时钟输入信号，产生开关信号，经过驱动电路从而驱动开关电路。本技术的又一技术解决方案是，提供一种多相开关变换器，多个并联的开关电路，其中每个开关电路都连接到负载以提供输出电压。并联的开关电路的个数为N。虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上本文档来自技高网...

【技术保护点】
1.一种时钟产生电路，包括N个时钟电路，其特征在于：/n第一个时钟电路的第一端接收时钟输入信号，或者由第一个时钟电路产生时钟输入信号，根据时钟输入信号，所述第一个时钟电路的第二端产生时钟输出信号；/n第2～N个时钟电路包括：/n第一端：连接上一级控制电路的第二端，接收时钟输入信号；/n第二端：根据第一端的时钟输入信号，产生时钟输出信号；/n每个时钟电路对时钟输入信号进行锁相，并将时钟输入信号移相360/N度，产生时钟输出信号；/n其中，N为大于等于2的自然数。/n

【技术特征摘要】
1.一种时钟产生电路，包括N个时钟电路，其特征在于：
第一个时钟电路的第一端接收时钟输入信号，或者由第一个时钟电路产生时钟输入信号，根据时钟输入信号，所述第一个时钟电路的第二端产生时钟输出信号；
第2～N个时钟电路包括：
第一端：连接上一级控制电路的第二端，接收时钟输入信号；
第二端：根据第一端的时钟输入信号，产生时钟输出信号；
每个时钟电路对时钟输入信号进行锁相，并将时钟输入信号移相360/N度，产生时钟输出信号；
其中，N为大于等于2的自然数。


2.根据权利要求1所述的时钟产生电路，其特征在于：所述时钟电路包括鉴频鉴相器、运算放大器和压控振荡器；所述鉴频鉴相器的第一输入端接收时钟输入信号，所述运算放大器接收鉴频鉴相器的输出电压，所述运算放大器的输出电压连接到压控振荡器的第一输入端，所述压控振荡器的输出端连接到所述鉴频鉴相器的第二输入端；所述压控振荡器由K个延时单元串联组成，其中一个延时单元的输出为所述时钟电路的输出。


3.根据权利要求2所述的时钟产生电路，其特征在于：所述运算放大器为电荷泵；所述延时单元的延时受所述电荷泵的输出电压控制。

【专利技术属性】
技术研发人员：徐爱民，任远程，周逊伟，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：新型
国别省市：浙江;33