用于DC-DC转换器的死区时间控制电路及控制方法技术

本发明专利技术公开了一种用于DC‑DC转换器的死区时间控制电路和控制方法，所述控制电路包括：实时状态检测模块，连接待调节电路，用于实时检测所述待调节电路的死区时间状态，并根据检测结果产生控制信号；死区时间调节模块，连接所述实时状态检测模块和所述待调节电路，用于根据所述控制信号调节所述待调节电路下一个时钟周期的死区时间长度。本发明专利技术的电路和方法通过对待调节电路实时检测，可以根据不同工作条件下动态调节死区时间，从而避免DC‑DC转换器死区时间过短造成的效率损失和死区时间过长造成的功耗损失，提高了DC‑DC转换器的整体转换效率。

【技术实现步骤摘要】
用于DC-DC转换器的死区时间控制电路及控制方法
本专利技术属于微电子
，具体涉及一种用于DC-DC转换器的死区时间控制电路及控制方法。
技术介绍
传统DC-DC拓扑结构是由功率MOS(金属氧化物半导体，metal-oxidesemiconductor)开关功率管和续流二极管组成。续流二极管的导通电压通常在0.7V附近，在续流二极管导通阶段，其导通损耗过大，会降低系统工作效率。目前主流结构为同步DC-DC拓扑结构，传统的同步DC-DC拓扑结构中的续流二极管被一个大尺寸低导通压降功率MOS管代替，我们称其为功率MOS续流功率管，故而同步拓扑结构能够减少续流通路的导通损耗，从而提升效率。在理想稳定状态下，功率MOS开关功率管和功率MOS续流功率管工作状态相反，即，二者有一个导通时，另一个必须关断，反之亦然。由控制电路输出的脉宽调制PWM信号通过逻辑电路分成两个时钟方波信号，控制两个功率管开启和关断。理论上，分别驱动功率MOS开关功率管和功率MOS续流功率管的方波信号不会使这两个功率管同时导通。但实际上，由于MOSFET(金氧半场效晶体本文档来自技高网...

【技术保护点】
1.一种用于DC-DC转换器的死区时间控制电路，其特征在于，包括：/n实时状态检测模块(11)，连接待调节电路(13)，用于实时检测所述待调节电路(13)的死区时间状态，并根据检测结果产生控制信号；/n死区时间调节模块(12)，连接所述实时状态检测模块(11)和所述待调节电路(13)，用于根据所述控制信号调节所述待调节电路(13)下一个时钟周期的死区时间长度。/n

【技术特征摘要】
1.一种用于DC-DC转换器的死区时间控制电路，其特征在于，包括：
实时状态检测模块(11)，连接待调节电路(13)，用于实时检测所述待调节电路(13)的死区时间状态，并根据检测结果产生控制信号；
死区时间调节模块(12)，连接所述实时状态检测模块(11)和所述待调节电路(13)，用于根据所述控制信号调节所述待调节电路(13)下一个时钟周期的死区时间长度。


2.根据权利要求1所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述实时状态检测模块(11)包括第一电阻(R1)、第二电阻(R2)、第一PMOS管(PM1)、第一NMOS管(NM1)、第一反相器(INV1)、第一电容(C1)、第二电容(C2)、第一比较器(COMP1)、第二比较器(COMP2)、第一与非门(NAND1)、第二与门非(NAND2)和第一与门(AND1)，其中，
所述第一电阻(R1)和所述第二电阻(R2)串联在所述待调节电路(13)与接地端(GND)之间，所述第一电容(C1)并联在所述第二电阻(R2)的两端；
所述第一NMOS管(NM1)的栅极连接所述死区时间调节模块(12)，漏级连接在所述第一电阻(R1)与所述第二电阻(R2)之间的节点处；所述第一反相器(INV1)的输入端连接所述第一NMOS管(NM1)的栅极，输出端连接所述第一PMOS管(PM1)的栅极；所述第一PMOS管(PM1)的漏级连接所述第一NMOS管(NM1)的漏极，所述第一PMOS管(PM1)的源级连接所述第一NMOS管(NM1)的源极；
所述第二电容(C2)连接在所述第一NMOS管(NM1)的源极与接地端(GND)之间；
所述第一比较器(COMP1)的反向输入端和所述第二比较器(COMP2)的正向输入端分别连接所述第一NMOS管(NM1)的源极；所述第一比较器(COMP1)的正向输入端输入第一输出基准电压(VREFH)，所述第一比较器(COMP1)的输出端连接所述第一与非门(NAND1)的第一输入端和所述第一与门(AND1)的第二输入端；所述第二比较器(COMP2)的反向输入端输入第二输出基准电压(VREFL)，所述第二比较器(COMP2)的输出端分别连接所述第二与非门(NAND2)的第二输入端和所述第一与门(AND1)的第一输入端；
所述第一与非门(NAND1)的第二输入端连接所述第二与非门(NAND2)的输出端，所述第一与非门(NAND1)的输出端连接所述第二与非门(NAND2)的第一输入端；
所述第二与非门(NAND2)的输出端作为整个所述实时状态检测模块(11)的第一输出端(Qn)连接至所述死区时间调节模块(12)，所述第一与门(AND1)的输出端作为整个所述实时状态检测模块(11)的第二输出端(HOLD)连接至所述死区时间调节模块(12)。


3.根据权利要求2所述的用于DC-DC转换器的死区时间控制电路，其特征在于，所述死区时间调节模块(12)包括有限状态机(121)、解码器(122)、电容阵列(123)、第二反相器(INV2)、第三反相器(INV3)、第二与门(AND2)、第三与门(AND3)、第四与门(AND4)、第一或门(OR1)、第一驱动电路(DRIVER1)、第二驱动电路(DRIVER2)，其中，
所述有限状态机(121)的第一输入端连接所述第一与门(AND1)的输出端，其第二输入端连接所述第二与非门(NAND2)的输出端；
所述解码器(122)的输入端连接所述有限状态机(121)的输出端，所述解码器(122)的输出端连接所述电容阵列(123)的控制端(CON)；
所述第二反相器(INV2)的输入端输入控制信号(PWM)，其输出端连接所述第二与门(AND2)的第一输入端；
所述第二与门(AND2)的第二输入端连接所述第一驱动器(DRIVER1)的输出端，所述第二与门(AND2)的输出端分别连接第二驱动器(DRIVER2)的输入端和所述电容阵列(123)的信号输入端(IN)，所述电容阵列(123)的输出端连接所述第一或门(OR1)第二输入端；
所述第一或门(OR1)的第一输入端连接所述第二反相器(INV2)的输出端，所述第一或门(OR1)的输出端连接所述第一驱动器(DRIVER1)的输入端；
所述第三反相器(INV3)的输入端连接所述第二驱动器(DRIVER2)的输出端，所述第三反...

【专利技术属性】
技术研发人员：刘帘曦，黄文斌，廖栩锋，励勇远，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61