一种抑制SiC MOSFET串扰的多电平有源驱动电路制造技术

本发明专利技术公开了一种抑制SiC MOSFET串扰的多电平有源驱动电路及其控制方法，其中，该多电平有源驱动电路可以用于SiC等宽禁带半导体器件在上下桥臂电路中的高速驱动，与SiC MOSFET的栅源极连接，其包括由第一开关管、第二开关管、第三开关管、第四开关管、驱动电阻、第一供电电压、第二供电电压组成的用于控制SiC MOSFET栅源电压的驱动电路和由第一二极管和第一电容组成的串扰抑制电路。该多电平有源驱动电路能够基于SiC MOSFET，通过优化驱动电压和驱动回路的阻抗有效的抑制桥臂电路中SiC MOSFET的栅源电压串扰，使得正负向栅源电压尖峰均保持在安全阈值之内。

【技术实现步骤摘要】
一种抑制SiCMOSFET串扰的多电平有源驱动电路
本专利技术涉及电力电子
，特别涉及一种抑制SiCMOSFET串扰的多电平有源驱动电路及其控制方法。
技术介绍
SiCMOSFET较低的导通电阻和较快的开关速度使得电力电子变换器的高频、高效和高功率密度成为可能。但是，在同步DC-DC以及三相DC-AC变换器中，开关瞬态期间上桥臂和下桥臂的SiCMOSFET较高dv/dt将导致SiCMOSFET栅源电压具有较大的尖峰和振荡。由于SiCMOSFET的正向阈值电压低于SiMOSFET，所以SiCMOSFET容易误导通，从而使得上下桥臂直通。直通电流不仅会击穿SiCMOSFET，还会增加额外的开关损耗。另外，过大的负向电压使得SiCMOSFET门极承受较大的电压应力。因此，在桥臂电路中，为了充分利用SiCMOSFET的优势，SiCMOSFET的串扰必须得到抑制。目前，SiCMOSFET串扰抑制的方法，主要分为三类。一种是将关断电阻设置小于开通电阻，并在关断电阻两端并联电容，但是，这种方法只能抑制正向栅源电压的尖峰。第二种是采用负压驱动。这种方法尽管可以将正向栅源的电压峰值控制在导通阈值电压以下，但是较大的负电压尖峰将加剧栅源的电压应力。第三种是将关断电阻设置为零且同时优化驱动电压。这中方法开关损耗较低，而且可以有效地抑制串扰。然而，较低的关断电阻，使得栅源阻抗易处于欠阻尼状态，形成谐振。因此合理的设计适合高速宽禁带器件的驱动成为宽禁带器件应用的关键。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种抑制SiCMOSFET串扰的多电平有源驱动电路，该多电平有源驱动电路能够基于SiCMOSFET，通过优化驱动电压和驱动回路的阻抗有效的抑制桥臂电路中SiCMOSFET的栅源电压串扰，使得正负向栅源电压尖峰均保持在安全阈值之内。本专利技术的另一个目的在于提出一种抑制SiCMOSFET串扰的多电平有源驱动电路的控制方法。为达到上述目的，本专利技术一方面实施例提出了一种抑制SiCMOSFET串扰的多电平有源驱动电路，所述电路包括上桥臂电路和下桥臂电路，其中，上桥臂电路和下桥臂电路均包括：控制组件，用于生成控制信号，以用于宽禁带半导体器件在上下桥臂电路进行驱动；驱动电路，所述驱动电路包括第一开关管、第二开关管、第三关管、第四开关管、驱动电阻、第一供电源和第二供电源，其中，所述第一开关管的源极与所述第二开关管的漏极及所述驱动电阻的一端相连，所述驱动电阻的另一端与SiCMOSFET的栅极相连，所述第一供电电压的正极与所述第一开关管的漏极相连，所述第一供电源的负极与所述第二供电源的正极以及所述第四开关管的漏极相连，所述第二供电源的负极与所述第二开关管的源极以及所述第三开关管的源极相连，所述第三开关管的漏极与所述第四开关管的源极相连，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的栅极均与所述控制组件相连；串扰抑制电路，所述串扰抑制电路包括第一电容和第一二极管，其中，所述第一电容的一端连接至所述SiCMOSFET的栅极，所述第一电容的另一端连接至第二供电源的正极，所述第一二极管的正极连接至所述第二供电源的负极，所述第二开关管的负极连接至所述SiCMOSFET的栅极。本专利技术实施例的抑制SiCMOSFET串扰的多电平有源驱动电路，一方面，通过在正向串扰发生时，使得所述SiCMOSFET的栅源电压为负压来抑制正向栅源电压尖峰，在负向尖峰发生时，使得SiCMOSFET的栅源电压为零压来抑制负向栅源电压尖峰；另一方面，正向串扰发生时，将第一电容与栅源极进行并联，进一步的来减小正向栅源电压尖峰，负向尖峰发生时，将二极管在栅源极两端反并联二极管对负向栅源电压尖峰进行钳位，从而将串扰的正负向尖峰限制在安全的电压之内。另外，根据本专利技术上述实施例的抑制SiCMOSFET串扰的多电平有源驱动电路还可以具有以下附加的技术特征：进一步地，在本专利技术的一个实施例中，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管均为N沟道MOSFET。进一步地，在本专利技术的一个实施例中，所述第一供电源的电压大于或等于使所述SiCMOSFET导通的驱动电压，所述第二供电源的最大值小于或等于所述SiCMOSFET所能承受的最大负向电压的幅值，且所述第一供电源与所述第二供电源的电压之和小于或等于所述SiCMOSFET能承受的最大正向电压。为达到上述目的，本专利技术另一方面实施例提出了一种抑制SiCMOSFET串扰的多电平有源驱动电路的控制方法，采用上述实施例所述的电路，其中，方法包括：t0-t1期间，对于下桥臂SiCMOSFET，导通所述第二开关管和第三开关管开通，所述下桥臂SiCMOSFET栅源极电压为0V，对于上桥臂SiCMOSFET，导通所述第二开关管和所述第四开关管，使得所述上桥臂SiCMOSFET的栅源电压为所述第二供电源的负值；t1-t2期间，导通所述下桥臂SiCMOSFET，导通所述第一开关管和第三开关管，所述下桥臂SiCMOSFET的栅源电压为所述第一供电源和第二供电源之和，对于所述上桥臂SiCMOSFET，导通所述第二开关管和第四开关管，使得所述上桥臂SiCMOSFET的栅源电压为第二供电源的负值，且栅漏电容Cgd的放电电流流过所述第一电容，使得串扰正向尖峰电压保持在安全电压之下；t2-t3期间，所述下桥臂的SiCMOSFET保持导通，对于所述下桥臂SiCMOSFET，导通所述第一开关管和所述第四开关管，使得所述下桥臂SiCMOSFET栅源电压为第一供电源的电压，对于所述上桥臂SiCMOSFET，导通所述第二开关管和所述第三开关管，使得所述上桥臂SiCMOSFET的栅源电压为零压；t3-t4期间，所述下桥臂SiCMOSFET进行关断，对于所述下桥臂SiCMOSFET，导通所述第二开关管和所述第四开关管，使得所述下桥臂SiCMOSFET栅源电压为-5V，以进行关断，对于所述上桥臂SiCMOSFET，导通所述第二开关管和所述第三开关管，使所述上桥臂SiCMOSFET的栅源电压保持0V，所述第一二极管对负向尖峰进行抑制，并且基于电路对称性，使所述上桥臂SiCMOSFET导通过程与桥臂SiCMOSFET的导通过程对称。本专利技术实施例的抑制SiCMOSFET串扰的多电平有源驱动电路的控制方法，一方面，通过在正向串扰发生时，使得所述SiCMOSFET的栅源电压为负压来抑制正向栅源电压尖峰，在负向尖峰发生时，使得SiCMOSFET的栅源电压为零压来抑制负向栅源电压尖峰；另一方面，正向串扰发生时，将第一电容与栅源极进行并联，进一步的来减小正向栅源电压尖峰，负向尖峰发生时，将二极管在栅源极两端反并联二极管对负向栅源电压尖峰进行钳位，从而将串扰的正负向尖峰限制在安全的电压之内。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从本文档来自技高网...

【技术保护点】
1.一种抑制SiC MOSFET串扰的多电平有源驱动电路，其特征在于，所述电路包括上桥臂电路和下桥臂电路，其中，上桥臂电路和下桥臂电路均包括：/n控制组件，用于生成控制信号，以用于宽禁带半导体器件在上、下桥臂电路进行驱动；/n驱动电路，所述驱动电路包括第一开关管、第二开关管、第三关管、第四开关管、驱动电阻、第一供电源和第二供电源，其中，所述第一开关管的源极与所述第二开关管的漏极及所述驱动电阻的一端相连，所述驱动电阻的另一端与SiC MOSFET的栅极相连，所述第一供电电压的正极与所述第一开关管的漏极相连，所述第一供电源的负极与所述第二供电源的正极以及所述第四开关管的漏极相连，所述第二供电源的负极与所述第二开关管的源极以及所述第三开关管的源极相连，所述第三开关管的漏极与所述第四开关管的源极相连，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的栅极均与所述控制组件相连；以及/n串扰抑制电路，所述串扰抑制电路包括第一电容和第一二极管，其中，所述第一电容的一端连接至所述SiC MOSFET的栅极，所述第一电容的另一端连接至第二供电源的正极，所述第一二极管的正极连接至所述第二供电源的负极，所述第二开关管的负极连接至所述SiC MOSFET的栅极。/n...

【技术特征摘要】
1.一种抑制SiCMOSFET串扰的多电平有源驱动电路，其特征在于，所述电路包括上桥臂电路和下桥臂电路，其中，上桥臂电路和下桥臂电路均包括：
控制组件，用于生成控制信号，以用于宽禁带半导体器件在上、下桥臂电路进行驱动；
驱动电路，所述驱动电路包括第一开关管、第二开关管、第三关管、第四开关管、驱动电阻、第一供电源和第二供电源，其中，所述第一开关管的源极与所述第二开关管的漏极及所述驱动电阻的一端相连，所述驱动电阻的另一端与SiCMOSFET的栅极相连，所述第一供电电压的正极与所述第一开关管的漏极相连，所述第一供电源的负极与所述第二供电源的正极以及所述第四开关管的漏极相连，所述第二供电源的负极与所述第二开关管的源极以及所述第三开关管的源极相连，所述第三开关管的漏极与所述第四开关管的源极相连，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的栅极均与所述控制组件相连；以及
串扰抑制电路，所述串扰抑制电路包括第一电容和第一二极管，其中，所述第一电容的一端连接至所述SiCMOSFET的栅极，所述第一电容的另一端连接至第二供电源的正极，所述第一二极管的正极连接至所述第二供电源的负极，所述第二开关管的负极连接至所述SiCMOSFET的栅极。


2.根据权利要求1所述的电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管均为N沟道MOSFET。


3.根据权利要求1所述的电路，其特征在于，所述第一供电源的电压大于或等于使所述SiCMOSFET导通的驱动电压，所述第二供电源的最大值小于或等于所述SiCMOSFET所能承受的最大负向电压的幅值，且所述第一供电源与所述第二供电源的电压之和小于或等于所述SiCMOSFET能承受的最大正向电压。
...

【专利技术属性】
技术研发人员：李虹，蒋艳锋，邱志东，邵天骢，李志君，张波，郑琼林，
申请(专利权)人：北京交通大学，
类型：发明
国别省市：北京;11