LDPC译码器、LDPC译码方法、存储介质和电子设备技术

本公开涉及一种LDPC译码器、LDPC译码方法、存储介质和电子设备，涉及信息处理技术领域，该译码器包括：指令集、控制器、存储单元、处理单元和校验单元，控制器分别与指令集、存储单元、处理单元和校验单元连接，指令集用于存储校验矩阵的多个子矩阵，和多个子矩阵中每个子矩阵的标志信息，控制器用于将接收到的待译码序列作为目标LLR序列存入存储单元，控制器还用于控制处理单元按照预设的译码算法，依次根据校验矩阵中每个行组中的至少一个子矩阵和至少一个子矩阵的标志信息，更新目标LLR序列，控制器还用于控制校验单元按照预设的校验算法验证目标LLR序列，当目标LLR序列验证成功时，将目标LLR序列作为待译码序列对应的译码结果。

【技术实现步骤摘要】
LDPC译码器、LDPC译码方法、存储介质和电子设备
本公开涉及信息处理
，具体地，涉及一种LDPC译码器、LDPC译码方法、存储介质和电子设备。
技术介绍
在无线通信
中，由于接收机接收到的信号会受到信道衰落、干扰噪声等影响，导致信息传输出错，因此，通常会采用编码技术来提高信息传输的可靠性。LDPC(英文：LowDensityParityCheckCode，中文：低密度奇偶校验码)编解码，作为一种具有稀疏校验矩阵的线性分组码，能够接近香农极限的良好性能，并且译码复杂度较低，结构灵活，广泛应用于无线通信技术中。在现有技术中，LDPC译码器的硬件结构通常是与应用系统中的协议、检验矩阵绑定的，当协议或者校验矩阵发生变化时，需要对译码器进行重新设计，可移植性低。
技术实现思路
本公开的目的是提供一种LDPC译码器、LDPC译码方法、存储介质和电子设备，用以解决现有技术中LDPC译码器可移植性低的问题。为了实现上述目的，根据本公开实施例的第一方面，提供一种LDPC译码器，所述译码器包括：指令集、控制器、存储单元、本文档来自技高网...

【技术保护点】
1.一种低密度奇偶校验码LDPC译码器，其特征在于，所述译码器包括：指令集、控制器、存储单元、处理单元和校验单元，所述控制器分别与所述指令集、所述存储单元、所述处理单元和所述校验单元连接；/n所述指令集用于存储校验矩阵的多个子矩阵，和所述多个子矩阵中每个子矩阵的标志信息，所述每个子矩阵为N阶对角阵，所述校验矩阵按照行分为多个行组，每个行组包括N行，每个行组中包括至少一个所述子矩阵；/n所述控制器用于将接收到的待译码序列作为目标对数似然比LLR序列存入所述存储单元，所述待译码序列中包括目标数量个LLR，所述目标数量为所述待译码序列的长度；/n所述控制器还用于控制所述处理单元按照预设的译码算法，依...

【技术特征摘要】
1.一种低密度奇偶校验码LDPC译码器，其特征在于，所述译码器包括：指令集、控制器、存储单元、处理单元和校验单元，所述控制器分别与所述指令集、所述存储单元、所述处理单元和所述校验单元连接；
所述指令集用于存储校验矩阵的多个子矩阵，和所述多个子矩阵中每个子矩阵的标志信息，所述每个子矩阵为N阶对角阵，所述校验矩阵按照行分为多个行组，每个行组包括N行，每个行组中包括至少一个所述子矩阵；
所述控制器用于将接收到的待译码序列作为目标对数似然比LLR序列存入所述存储单元，所述待译码序列中包括目标数量个LLR，所述目标数量为所述待译码序列的长度；
所述控制器还用于控制所述处理单元按照预设的译码算法，依次根据所述校验矩阵中每个行组中的至少一个所述子矩阵和所述至少一个子矩阵的所述标志信息，更新所述目标LLR序列；
所述控制器还用于控制所述校验单元按照预设的校验算法验证所述目标LLR序列，当所述目标LLR序列验证成功时，将所述目标LLR序列作为所述待译码序列对应的译码结果，所述校验算法包括：LDPC校验算法，和/或循环冗余校验CRC算法。


2.根据权利要求1所述的译码器，其特征在于，所述控制器还用于当所述目标LLR序列验证失败时，重复执行所述控制所述处理单元按照预设的译码算法，依次根据所述多个子矩阵和所述多个子矩阵的所述标志信息，更新所述目标LLR序列至所述控制所述校验单元按照预设的校验算法验证所述目标LLR序列的步骤，直至所述目标LLR序列验证成功。


3.根据权利要求1或2所述的译码器，其特征在于，所述每个子矩阵的所述标志信息包括：所述每个子矩阵的行列位置和LLR位置；所述处理单元包括：读取模块、写入模块、调度模块和运算模块；
所述读取模块，用于根据所述每个子矩阵的行列位置，获取当前行组中的M个目标子矩阵和所述M个目标子矩阵的标志信息；
所述调度模块，用于将每个所述目标子矩阵的所述LLR位置指示的，所述目标LLR序列中的N个LLR映射到每个所述目标子矩阵上；
所述运算模块，用于依次将每个所述目标子矩阵的每一行与每个所述目标子矩阵对应的N个LLR作为水平洗牌调度HSS译码算法的输入，以获取HSS译码算法输出的每个所述目标子矩阵的每一行对应的纠正残差；
所述写入模块，用于根据所述M个目标子矩阵的每一行对应的所述纠正残差更新所述目标LLR序列。


4.根据权利要求3所述的方法，其特征在于，所述每个子矩阵的所述标志信息还包括：所述每个子矩阵的类型和循环起始位置；
所述运算模块用于当第一目标子矩阵的类型为单对角线矩阵时，依次将所述第一目标子矩阵的每一行与所述第一目标子矩阵对应的N个LLR作为HSS译码算法的输入，以获取HSS译码算法输出的所述第一目标子矩阵的每一行对应的所述纠正残差，所述第一目标子矩阵为所述M个目标子矩阵中的任一目标子矩阵；
所述写入模块用于根据所述第一目标子矩阵的N行对应的N个所述纠正残差更新所述目标LLR序列中所述第一目标子矩阵对应的N个LLR；
所述运算模块还用于当所述第一目标子矩阵的类型为双对角线矩阵时，依次将所述第一目标子矩阵的每一行、所述第一目标子矩阵的循环起始位置与所述第一目标子矩阵对应的N个LLR作为HSS译码算法的输入，以获取HSS译码算法输出的所述第一目标子矩阵的每一行对应的2个所述纠正残差；
所述写入模块用于根据所述第一目标子矩阵的N行对应的2*N个所述纠正残差更新所述目标LLR序列中所述第一目标子矩阵对应的N个LLR。


5.根据权利要求3所述的译码器，其特征在于，所述每个子矩阵的所述标志信息还包括：所述每个子矩阵的乒乓标志位；
所述控制器还用于，在所述处理单元根据所述M个目标子矩阵的第K行对应的所述纠正残差更新所述目标LLR序列时，控制所述处理单元将所述M个目标子矩阵的第K+1行与每个所述目标子矩阵对应的N个LLR作为HSS译码算法的输入，以获取HSS译码算法输出的所述M个目标子矩阵的第K+1行对应的纠正残差。


6.一种LDPC译码方法，其特征在于，应用于译码器，所述译码器包括：指令集、控制器、存储单元、处理单元和校验单元；所述方法包括：
通过所述指令集获取校验矩阵的多个子矩阵，和所述多个子矩阵中每个子矩阵的标志信息，所述每个子矩阵为N阶对角阵，所述校验矩阵按照行分为多个行组，每个行组包括N行，每个行组中包括至少一个所述子矩阵；
通过所述控制器将所述译码器接收到的待译码序列作为目标对数似然比LLR序列存入所述存储单元，所述待译码序列中包括目标数量个LLR，所述目标数量为所述待译码...

【专利技术属性】
技术研发人员：郭继经，
申请(专利权)人：北京小米松果电子有限公司，
类型：发明
国别省市：北京;11