基于用于QC-LDPC码的编码/解码的递增循环移位的移位寄存器架构制造技术

本公开内容的各方面涉及用于准循环低密度奇偶校验，QC‑LDPC，编码或解码的移位寄存器结构，其执行与QC‑LDPC码的奇偶校验矩阵，P‑矩阵，相对应的循环移位，即P矩阵旋转。P矩阵旋转可以由多个移位寄存器执行，其中各移位寄存器被配置为接收与P矩阵中的各自的列相对应的各自的比特集合。比特可以对应于要利用QC‑LDPC编码来编码的信息比特或者要利用QC‑LDPC解码来解码的编码比特。每周期，移位寄存器可以将它们各自的比特集合递增地旋转(例如，循环移位)，以实现与比特位置的数量相对应的各自的单独移位量。各移位寄存器的各自的单独移位量可以小于或等于每周期的最大移位量。在一些示例中，每周期的最大移位量对应于三个比特位置。

【技术实现步骤摘要】
【国外来华专利技术】基于用于QC-LDPC码的编码/解码的递增循环移位的移位寄存器架构要求优先权本申请要求享受于2017年12月20日向美国专利商标局提交的美国专利申请第15/849,590号的优先权和利益，故以引用方式将其全部内容并入本文，就如同在下文中全面地以及出于全部可适用的目的完全地陈述一样。
概括地说，下文讨论的技术涉及无线通信系统，以及更具体地说，下文讨论的技术涉及低密度奇偶校验(LDPC)编码。
技术介绍
经常地使用分组码或纠错码在噪声信道上提供可靠的对数字消息的传输。在典型的分组码中，将信息消息或序列分成多个块，然后在发送设备处的编码器在数学上向信息消息添加冗余。在编码的信息消息中利用该冗余是对于消息的可靠性而言的关键，实现针对由于噪声而可能发生的任何误码的校正。也就是说，即使部分地由于向信道添加噪声而可能发生误码，在接收设备处的解码器可以利用冗余来可靠地恢复信息消息。这样的纠错分组码的许多示例是对于本领域普通技术人员已知的，包括汉明码、Bose-Chaudhuri-Hocquenghem(BCH)码、turbo码和本文档来自技高网...

【技术保护点】
1.一种在低密度奇偶校验(LDPC)编码中利用的方法，所述方法包括：/n将与奇偶校验矩阵中的各自的列相对应的各自的比特集合加载到多个移位寄存器中的各自的移位寄存器中；/n在多个周期中的各周期中，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以实现小于或等于每周期的最大移位量的各自的单独移位量，其中，所述最大移位量小于在各自的比特集合中的各比特集合内的比特的数量，以及所述最大移位量对应于比特位置的数量；以及/n在所述多个周期中的一周期期间，当由于所述多个移位寄存器中的第一移位寄存器的各自的单独移位量而产生的在所述第一移位寄存器内的各自的比特集合的旋转度对应于与所述第一移位...

【技术特征摘要】
【国外来华专利技术】20171220 US 15/849,5901.一种在低密度奇偶校验(LDPC)编码中利用的方法，所述方法包括：
将与奇偶校验矩阵中的各自的列相对应的各自的比特集合加载到多个移位寄存器中的各自的移位寄存器中；
在多个周期中的各周期中，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以实现小于或等于每周期的最大移位量的各自的单独移位量，其中，所述最大移位量小于在各自的比特集合中的各比特集合内的比特的数量，以及所述最大移位量对应于比特位置的数量；以及
在所述多个周期中的一周期期间，当由于所述多个移位寄存器中的第一移位寄存器的各自的单独移位量而产生的在所述第一移位寄存器内的各自的比特集合的旋转度对应于与所述第一移位寄存器相关联的奇偶校验矩阵的各自的列中的元素时，从所述第一移位寄存器输出第一旋转的比特集合。


2.根据权利要求1所述的方法，其中，各自的比特集合包括要利用LDPC编码进行编码的各自的信息比特集合。


3.根据权利要求1所述的方法，其中，各自的比特集合包括要利用LDPC编码进行解码的各自的编码比特集合。


4.根据权利要求1所述的方法，其中，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以实现小于或等于每周期的所述最大移位量的各自的单独移位量，还包括：
在所述多个周期中的所述周期期间：
将所述第一移位寄存器中的第一比特集合递增地循环移位，以实现第一单独移位量；以及
将所述多个移位寄存器中的第二移位寄存器中的第二比特集合递增地循环移位以实现第二单独移位量，其中，所述第一单独移位量和所述第二单独移位量中的各者小于或等于每周期的所述最大移位量。


5.根据权利要求4所述的方法，其中，从所述多个移位寄存器中的所述第一移位寄存器输出所述第一旋转的比特集合还包括：
在所述多个周期中的所述周期期间：
从所述第一移位寄存器输出与所述第一单独移位量相对应的所述第一旋转的比特集合；以及
从所述第二移位寄存器输出与所述第二单独移位量相对应的第二旋转的比特集合；
其中，所述第一单独移位量导致在所述第一移位寄存器内的所述第一比特集合的第一旋转度，所述第一旋转度对应于与所述第一移位寄存器相关联的奇偶校验矩阵的第一列内的第一元素；以及
其中，所述第二单独移位量导致在所述第二移位寄存器内的所述第二比特集合的第二旋转度，所述第二旋转度对应于与所述第二移位寄存器相关联的奇偶校验矩阵的第二列内的第二元素。


6.根据权利要求1所述的方法，还包括：
在所述多个周期中的所述周期期间，处理所述第一旋转的比特集合；以及
在所述多个周期的下一个周期期间，
处理所述第二旋转的比特集合；以及
将所述第二旋转的比特集合保持在所述第二移位寄存器内的其当前位置。


7.根据权利要求1所述的方法，其中，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以实现小于或等于每周期的所述最大移位量的各自的单独移位量，还包括：
在所述多个周期中的第一周期期间，将所述第一移位寄存器中的第一比特集合递增地循环移位，以实现第一单独移位量；以及
在所述多个周期中的第二周期期间，将所述第一移位寄存器中的所述第一比特集合递增地循环移位，以实现第二单独移位量，其中，所述第一单独移位量和所述第二单独移位量中的各者小于或等于每周期的所述最大移位量。


8.根据权利要求7所述的方法，其中，所述第一单独移位量不同于所述第二单独移位量。


9.根据权利要求1所述的方法，还包括：
将所述第一旋转的比特集合与从所述多个移位寄存器中的第二移位寄存器输出的第二旋转的比特集合相乘以产生部分结果，其中，所述第一旋转的比特集合和所述第二旋转的比特集合均是包括在通过所述奇偶校验矩阵指示的第一奇偶校验方程中的；以及
存储所述部分结果，用于在一个或多个随后的乘法运算中使用以产生最终结果。


10.根据权利要求8所述的方法，还包括：
利用所述最终结果，计算与所述奇偶校验矩阵中的第一奇偶校验列相对应的第一奇偶比特集合。


11.根据权利要求8所述的方法，还包括：
利用所述最终结果，计算所述第一奇偶校验方程的奇偶校验结果。


12.根据权利要求9所述的方法，还包括：
通过复用器接收所述第一旋转的比特集合；
从所述复用器向输出缓冲器提供所述第一旋转的比特集合，并且其中，将所述第一旋转的比特集合与所述第二旋转的比特集合相乘还包括：
对从所述输出缓冲器输出的所述第一旋转的比特集合和从所述复用器输出的所述第二旋转的比特集合执行XOR运算，以产生所述部分结果。


13.根据权利要求12所述的方法，其中，存储所述部分结果，用于在一个或多个随后的乘法运算中使用以产生所述最终结果，还包括：
将所述部分结果存储在所述输出缓冲器内。


14.根据权利要求1所述的方法，其中，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位是在初始传输的初始阶段期间执行的，并且还包括：
在所述初始传输的至少两个另外的阶段中的各阶段期间，重复将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以在所述至少两个另外的阶段中的各阶段期间计算各自的奇偶比特集合。


15.一种被配置用于低密度奇偶校验(LDPC)编码的装置，包括：
存储器，其被配置为维持奇偶校验矩阵；
LDPC编码电路，其包括多个移位寄存器，各移位寄存器耦合到多个复用器；以及
处理器，其通信地耦合到所述LDPC编码电路和所述存储器，所述处理器被配置为：
将与所述奇偶校验矩阵中的各自的列相对应的各自的比特集合加载到所述多个移位寄存器中的各自的移位寄存器中；
在多个周期中的各周期中，利用所述多个复用器，将所述多个移位寄存器中的各移位寄存器中的各自的比特集合递增地循环移位，以实现小于或等于每周期的最大移位量的各自的单独移位量，其中，所述最大移位量小于在各自的比特集合中的各比特集合内的比特的数量，以及所述最大移位量对应于比特位置的数量；以及
在所述多个周期中的一周期期间，当由于所述多个移位寄存器中的第一移位寄存器的各自的单独移位量而产生的所述第一移位寄存器内的各自的比特集合的旋转度对应于与所述第一移位寄存器相关联的奇偶校验矩阵的各自的列内的元素时，从所述第一移位寄存器输出第一旋转的比特集合。


16.根据权利要求15所述的装置，其中，所述处理器还被配置为：
在所述多个周期中的所述周期期间：
将所述第一移位寄存器中的第一比特集合递增地循环移位，以实...

【专利技术属性】
技术研发人员：CY·杨，J·郭，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US