一种串联电容的制作方法及可贴装的串联电容技术

本发明专利技术公开了一种串联电容的制作方法，包括：对瓷介芯片的正面进行金属电极化形成正面金属电极面；将瓷介芯片的背面分为第一背面和第二背面，对第一背面进行金属电极化形成第一背面金属电极面，对第二背面进行金属电极化形成第二背面金属电极面；通过焊料将第一引线焊接在第一背面金属电极面上，以及将第二引线焊接在第二背面金属电极面上，得到电极化的瓷介芯片；对电极化的瓷介芯片包封绝缘涂装层形成有串联效果的可贴装电容；本发明专利技术实现将原设计电路板上的两只电容器串联变成只安装一只此串联电容，从而在电路板上只需一次贴装动作，减少一次插装和焊接动作，节约时间提高生产效率；并适用于表面贴装，在电路板上安装时可减小安装空间位置。

【技术实现步骤摘要】
一种串联电容的制作方法及可贴装的串联电容
本专利技术涉及电子元器件领域，尤其涉及一种串联电容的制作方法及可贴装的串联电容。
技术介绍
在电路板上设计元器件安装中，为了保证元器件的可靠性，通常将两个瓷介电容器串联在电路板线路上。如下图1所示，传统的电容内有一个圆片瓷介芯片，两面金属电极化后焊接引线，外部包封绝缘涂装层，形成一个电容。由于设计的电路板线路上需串联两个瓷介电容，因此在电路板线路上安装瓷介电容时，需留足够的空间给两个电容，并且电路板正面装电容，引线穿过电路板后，焊接在电路板背面上，两面都要利用，在安装电容时需进行两次插装，效率较低。
技术实现思路
本专利技术提供了一种串联电容的制作方法及可贴装的串联电容，实现只需进行一次贴装动作，减少了一次插装和焊接动作，节约了时间，提高了生产效率；并适用于表面贴装，在电路板上安装时可减小安装空间位置。为了解决上述技术问题，本专利技术实施例提供了一种串联电容的制作方法，其步骤包括：对瓷介芯片的正面进行金属电极化形成正面金属电极面，具体为，将瓷介芯片的正面分为第一正面和本文档来自技高网...

【技术保护点】
1.一种串联电容的制作方法，其特征在于，其步骤包括：/n对瓷介芯片的正面进行金属电极化形成正面金属电极面，具体为，将瓷介芯片的正面分为第一正面和第二正面，对所述第一正面进行金属电极化形成第一正面金属电极面，对所述第二正面进行金属电极化形成第二正面金属电极面，并通过导体材料将所述的第一正面金属电极面和第二正面金属电极面连接；/n将瓷介芯片的背面分为第一背面和第二背面，对所述第一背面进行金属电极化形成第一背面金属电极面，对所述第二背面进行金属电极化形成第二背面金属电极面；/n通过焊料将第一引线焊接在所述第一背面金属电极面上，以及将第二引线焊接在所述第二背面金属电极面上，得到电极化后的瓷介芯片；/n...

【技术特征摘要】
1.一种串联电容的制作方法，其特征在于，其步骤包括：
对瓷介芯片的正面进行金属电极化形成正面金属电极面，具体为，将瓷介芯片的正面分为第一正面和第二正面，对所述第一正面进行金属电极化形成第一正面金属电极面，对所述第二正面进行金属电极化形成第二正面金属电极面，并通过导体材料将所述的第一正面金属电极面和第二正面金属电极面连接；
将瓷介芯片的背面分为第一背面和第二背面，对所述第一背面进行金属电极化形成第一背面金属电极面，对所述第二背面进行金属电极化形成第二背面金属电极面；
通过焊料将第一引线焊接在所述第一背面金属电极面上，以及将第二引线焊接在所述第二背面金属电极面上，得到电极化后的瓷介芯片；
对所述电极化后的瓷介芯片包封绝缘涂装层，形成具有串联效果的可贴装电容。


2.如权利要求1所述的串联电容的制作方法，其特征在于，所述第一正面金属电极面和所述第二正面金属电极面对称覆盖在所述瓷介芯片的正面上。


3.如权利要求1所述的串联电容的制作方法，其特征在于，所述第一背面金属电极面和所述第二背面金属电极面对称覆盖在所述瓷介芯片的背面上，并分别与第一正面金属电极面和第二正面金属电极面位置、面积相对应；所述第一背面金属电极面和所述第二背面金属电极面之间设有间隔距离。


4.如权利要求3所述的串联电容的制作方法，其特征在于，所述间隔距离带有凹槽。


5.如权利要求4所述的串联电容的制作方法，其特征在于，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度；所述凹槽的宽度大于0，且小于所述瓷介芯片的宽度。


6.如权利要求1至5中任一项所述的串联电容的制作方法，其特征在于，所述瓷介芯片的形状包括：长方体、圆柱体、纺锤体或哑铃型。


7.一种可贴装的串联电容，其特征在于，由如权利要求1至权利要求6中任一项所述的串联电容的制作方法进行制作而成，所述可贴装的串联电容包括：绝缘涂装层、瓷介芯片、引线、焊...

【专利技术属性】
技术研发人员：白清新，李际勇，庞溥生，王维，
申请(专利权)人：广东风华高新科技股份有限公司，
类型：发明
国别省市：广东;44