一种低相噪分频授时模块制造技术

本实用新型专利技术公开了一种低相噪分频授时模块，包括本振、DAC、MCU、鉴相器、第一分频器、第二分频器；第一分频器上分出有分频1‑1、分频1‑2、分频1‑3、分频1‑4、分频1‑5；第二分频器上分出有分频2‑1、分频2‑2、分频2‑3；MCU和分频器1、分频器2通过SPI总线连接；MUC与DAC、鉴相器相连接，DAC连接本振；本振连接第一分频器。本实用新型专利技术设计紧凑、功能灵活，接口丰富。除了可作为通用的授时模块，PTM100还支持选用多种高频本振，如50MHz/100MHz/200MHz等，并且内置两级分频，从而实现多种不同分频输出，以满足时统设备同时输出各种频率的需求。

【技术实现步骤摘要】
一种低相噪分频授时模块
本技术涉及通信基站领域，具体涉及一种低相噪分频授时模块。
技术介绍
目前一般授时模块方案只能使用基频(如10MHz)或高频(如100MHz)的晶振进行驯服校准，无法在同一方案中兼容频率相差如此大的两种晶振选用。目前授时模块输出频点非常有限，对于一些特殊频率，或较低的频率(如100KHz)则无法输出，或者输出通过DDS之类的方案，其相位噪声非常差，与使用的晶振完全无关。
技术实现思路
本技术所要解决的技术问题是一种能够解决上述问题的低相噪分频授时模块。本技术是通过以下技术方案来实现的：一种低相噪分频授时模块，包括本振、DAC、MCU、鉴相器、第一分频器、第二分频器；第一分频器上分出有分频1-1、分频1-2、分频1-3、分频1-4、分频1-5；第二分频器上分出有分频2-1、分频2-2、分频2-3；MCU和分频器1、分频器2通过SPI总线连接；MUC与DAC、鉴相器相连接，DAC连接本振；本振连接第一分频器。作为优选的技术方案，分频1-1为不高于25MHz的频率；分频1-2、分频1-3、分频1-4、分频1-5为本振的1-192分之一；分频2-1、分频2-2、分频2-3为分频1_2的1-192分之一。作为优选的技术方案，第一分频器、第二分频器的分频倍数由MCU预先配置，每个通道可设置不同输出频率。本技术的有益效果是：本技术设计紧凑、功能灵活，接口丰富。除了可作为通用的授时模块，PTM100还支持选用多种高频本振，如50MHz/100MHz/200MHz等，并且内置两级分频，从而实现多种不同分频输出，以满足时统设备同时输出各种频率的需求。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术的系统图。具体实施方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。在本技术的描述中，需要理解的是，术语“一端”、“另一端”、“外侧”、“上”、“内侧”、“水平”、“同轴”、“中央”、“端部”、“长度”、“外端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本技术使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。在本技术中，除非另有明确的规定和限定，术语“设置”、“套接”、“连接”、“贯穿”、“插接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。如图1所示，包括本振、DAC、MCU、鉴相器、第一分频器、第二分频器；第一分频器上分出有分频1-1、分频1-2、分频1-3、分频1-4、分频1-5；第二分频器上分出有分频2-1、分频2-2、分频2-3；MCU和分频器1、分频器2通过SPI总线连接(用于配置分频芯片的参数和读取分频芯片状态)；MUC与DAC、鉴相器相连接，DAC连接本振；本振连接第一分频器。其中，分频1-1为不高于25MHz的频率(因为MCU的输入频率有限制，采用这种设计可以采用频点高于25MHz的本振)；分频1-2、分频1-3、分频1-4、分频1-5为本振的1-192分之一；分频2-1、分频2-2、分频2-3为分频1_2的1-192分之一。其中，第一分频器、第二分频器的分频倍数由MCU预先配置，每个通道可设置不同输出频率。工作原理：1、首先根据需要输出的频率点，选择合适可分频产该生该频率的本振；MCU只能接入<25MHz的时钟参考输入(分频1-1)，所以设计上为兼容大部分应用，将本振输出分频后再输入到MCU。2、MCU启动工作后，其分频输出的PPS(秒脉冲)时钟即源于“本振”，此时鉴相器计算得出的相位差即反映出本振与基准参考的偏差；之后MCU将需要调整的参数发送到DAC，DAC产生相应的电压值加载到本振的压控端，实现对本振的频率调整。一般外部PPS源自原子钟、北斗导航系统，其精度较高，可将本振的频率准确度校准到-10、-11量级(本身为-7、-8量级)。3、第一分频器、第二分频器的分频倍数由MCU预先配置，每个通道可设置不同输出频率。如本振为100MHz，可将其10分频后送入MCU以及第二分频器；20分频后输出5MHz到分频1-3。同样，分频器2可以在第一次分频的基础上继续进行，从而分出更小的频率值，或者其它单个分频器无法产生的频率，也可只作1分频，仅作多路分配作用。以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应该以权利要求书所限定的保护范围为准。本文档来自技高网...

【技术保护点】
1.一种低相噪分频授时模块，其特征在于：包括本振、DAC、MCU、鉴相器、第一分频器、第二分频器；第一分频器上分出有分频1-1、分频1-2、分频1-3、分频1-4、分频1-5；第二分频器上分出有分频2-1、分频2-2、分频2-3；MCU和第一分频器通过SPI总线连接，第一分频器与第二分频器连接；MUC与DAC、鉴相器相连接，本振连接第一分频器。/n

【技术特征摘要】
1.一种低相噪分频授时模块，其特征在于：包括本振、DAC、MCU、鉴相器、第一分频器、第二分频器；第一分频器上分出有分频1-1、分频1-2、分频1-3、分频1-4、分频1-5；第二分频器上分出有分频2-1、分频2-2、分频2-3；MCU和第一分频器通过SPI总线连接，第一分频器与第二分频器连接；MUC与DAC、鉴相器相连接，本振连接第一分频器。


2.根据...

【专利技术属性】
技术研发人员：吴炜，
申请(专利权)人：深圳市中强电子有限公司，
类型：新型
国别省市：广东;44