一种允许零电平输入的单端型单位增益缓冲器制造技术

本实用新型专利技术公开一种允许零电平输入的单端型单位增益缓冲器，其包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、对称型差分负载电路，开关管MP4的栅极与信号输入端连接，开关管MP4的漏极分别连接至开关管MP1、开关管MP2、开关管MP3的源极，开关管MP1的栅极接入输入信号VIN，开关管MP1的漏极连接至辅助运算放大器的正输入端，开关管MP2的漏极连接至辅助运算放大器的负输入端，辅助运算放大器的两个输出端与第一对称型差分负载电路的输入端连接，第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。本实用新型专利技术可以解决现有单位电压缓冲器无法实现零电压输入、无法处理单端信号等问题。

【技术实现步骤摘要】
一种允许零电平输入的单端型单位增益缓冲器
本技术涉及模拟集成电路设计
，具体的，涉及一种允许零电平输入的单端型单位增益缓冲器。
技术介绍
模数转换器(ADC)是各种混合信号处理芯片中必不可少的模拟电路模块，广泛应用于数据采集领域。如图1所示，在现有的一种典型的模数转换器的模拟前端电路中，其主要包括输入信号滤波调理电路、电压缓冲器和ADC的采样电路。由于前端的滤波调理电路驱动能力很有限，因而在ADC采样电路对前端电路来讲负载较大或者工作频率较高时，就需要在二者中间插入一个电压缓冲器，以便驱动ADC的采样电路。如图2所示，在现有的一种传统电压缓冲器电路中，整个缓冲器由两级放大器组成，包含第一级差分输入共源极放大器和第二级单端共源极放大器，由输出电压VOUT反馈回第一级的P2的栅极输入端，实现单位增益负反馈。如图3所示，在现有的一种自偏置型的电压缓冲器结构中，通过对该电路进行小信号分析，可以得到电路的增益为：Av＝(gm1,2+gm3,4)*ro/(1+gm1,2*ro)其中，gm1,2是PMOS管MP1和MP2的跨导，gm3,4是PMOS管MP3和MP4的跨导，ro是输出节点的总电阻。由上述公式可以得知，该缓冲器可以实现单位增益。但是，上述传统的单位电压缓冲器，无法实现真正的零电压输入，否则输出管N1将会进入线性区从而大幅降低运放增益；而自偏置型单位电压缓冲器虽然可以实现零电压输入，但是无法处理单端信号，且输出电平抬升太高，不便于ADC的后续处理。r>
技术实现思路
本技术的主要目的在于提供一种允许零电平输入的单端型单位增益缓冲器，该缓冲器可以解决现有单位电压缓冲器无法实现零电压输入、无法处理单端信号等问题。为了实现上述的主要目的，本技术提供的一种允许零电平输入的单端型单位增益缓冲器包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、对称型差分负载电路，所述开关管MP4的栅极与信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MP4提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MP4的漏极分别连接至所述开关管MP1、开关管MP2、开关管MP3的源极，所述开关管MP1的栅极接入输入信号VIN，所述开关管MP1的漏极连接至所述辅助运算放大器的正输入端，所述开关管MP2的漏极连接至所述辅助运算放大器的负输入端，所述辅助运算放大器的两个输出端与所述第一对称型差分负载电路的输入端连接，所述第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。作为本技术优选的实施方式，所述对称型差分负载电路包括开关管MN1以及开关管MN2，所述开关管MN1的栅极连接至所述辅助运算放大器的负输出端，所述开关管MN2的栅极连接至所述辅助运算放大器的正输出端。作为本技术优选的实施方式，所述钳位电路包括三级管Q1、三级管Q2、三级管Q3以及三级管Q4，所述三级管Q1的发射极连接于所述三级管Q2的基极，所述三级管Q2的发射极连接于所述三级管Q3的基极，所述三级管Q3的发射极连接于所述三级管Q4的基极，所述三级管Q4的发射极连接于所述输出节点。进一步优选地，所述开关管MP1、开关管MP2、开关管MP3、开关管MP4均为PMOS管，所述开关管MN1、开关管MN2均为NMOS管，其中，所述开关管MP1和开关管MP2的宽长比一致。作为本技术优选的实施方式，所述辅助运算放大器为全差分单级运算放大器。进一步优选地，所述全差分单级运算放大器包括开关管MPA3、对称型差分输入电路以及第二对称型差分负载电路，所述开关管MPA3的栅极与所述信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MPA3提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MPA3的漏极连接至所述对称型差分输入电路的输入端，所述对称型差分输入电路的输出端连接至所述第二对称型差分负载电路的输入端。更进一步优选地，所述对称型差分输入电路包括开关管MPA1、开关管MPA2，所述开关管MPA3的漏极分别与所述开关管MPA1、所述开关管MPA2的源极连接，所述开关管MPA1的栅极接所述正输入端，所述开关管MPA2的栅极接所述负输入端。更进一步优选地，所述第二对称型差分负载电路包括开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4，所述开关管MNA1的栅极连接至所述开关管MNA3的栅极，所述开关管MNA2的栅极连接至所述开关管MNA4的栅极，所述开关管MNA1的漏极接所述负输出端，所述开关管MNA2的漏极接所述正输出端，所述开关管MNA3的漏极连接至所述开关管MNA4的漏极，其中，所述开关管MNA3与所述开关管MNA4连接形成交叉耦合对管，所述开关管MNA1与所述开关管MNA2分别接成二极管形式。更进一步优选地，所述开关管MPA1、开关管MPA2、开关管MPA3均为PMOS管，所述开关管MNA1、开关管MNA2、开关管MNA3、开关管MNA4均为NMOS管，其中，所述开关管MPA1和开关管MPA2的宽长比一致。由此可见，本技术提供的单位增益缓冲器基于非对称式输入对管，可以实现在输入信号为零的时候，输出信号被抬升一定的电压，保证开关管MN1和开关管MN2不会进入线性区，从而可以避免辅助运算放大器在输入为零电压时线性度明显跌落的问题；辅助运算放大器可以提高整体运放的输出阻抗，从而保证整体辅助运算放大器可以获得较高的阻抗；输出端堆叠的三极管在输入信号电平过高时提供必要的电流通路，避免辅助运算放大器恢复跟随过慢的问题。所以，本技术在使用单端结构的前提下，可以允许输入信号达到零电压，并且保持合理的输出摆幅，且通过增益自举技术，提供较高的闭环增益，从而使得单位缓冲器可以达到较高的线性度。【附图说明】图1是现有技术的一种模数转换器的模拟前端的电路原理图。图2是现有技术的一种电压缓冲器的电路原理图。图3是现有技术的一种自偏置型的电压缓冲器结构的电路原理图。图4是本技术一种允许零电平输入的单端型单位增益缓冲器实施例的电路原理图。图5是本技术一种允许零电平输入的单端型单位增益缓冲器实施例中辅助运算放大器的电路原理图。【具体实施方式】为了使技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不限用于本技术。参见图4，本技术的一种允许零电平输入的单端型单位增益缓冲器包括由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器A1、对称型差分负载电路，开关管MP4的栅极与信号输入端(VBP)连接，信号输入端(VBP)用于为开关管MP4提供偏置电压，开关管MP4的源极连接至电源电压VD本文档来自技高网...

【技术保护点】
1.一种允许零电平输入的单端型单位增益缓冲器，其特征在于，包括：/n由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、第一对称型差分负载电路，所述开关管MP4的栅极与信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MP4提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MP4的漏极分别连接至所述开关管MP1、开关管MP2、开关管MP3的源极，所述开关管MP1的栅极接入输入信号VIN，所述开关管MP1的漏极连接至所述辅助运算放大器的正输入端，所述开关管MP2的漏极连接至所述辅助运算放大器的负输入端，所述辅助运算放大器的两个输出端与所述第一对称型差分负载电路的输入端连接，所述第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。/n

【技术特征摘要】
1.一种允许零电平输入的单端型单位增益缓冲器，其特征在于，包括：
由开关管MP1、开关管MP2以及开关管MP3构成的非对称型差分输入电路、开关管MP4、辅助运算放大器、第一对称型差分负载电路，所述开关管MP4的栅极与信号输入端(VBP)连接，所述信号输入端(VBP)用于为所述开关管MP4提供偏置电压，所述开关管MP4的源极连接至电源电压VDD，所述开关管MP4的漏极分别连接至所述开关管MP1、开关管MP2、开关管MP3的源极，所述开关管MP1的栅极接入输入信号VIN，所述开关管MP1的漏极连接至所述辅助运算放大器的正输入端，所述开关管MP2的漏极连接至所述辅助运算放大器的负输入端，所述辅助运算放大器的两个输出端与所述第一对称型差分负载电路的输入端连接，所述第一对称型差分负载电路的输出端与输出节点之间连接有钳位电路。


2.根据权利要求1所述的单端型单位增益缓冲器，其特征在于：
所述对称型差分负载电路包括开关管MN1以及开关管MN2，所述开关管MN1的栅极连接至所述辅助运算放大器的负输出端，所述开关管MN2的栅极连接至所述辅助运算放大器的正输出端。


3.根据权利要求1所述的单端型单位增益缓冲器，其特征在于：
所述钳位电路包括三级管Q1、三级管Q2、三级管Q3以及三级管Q4，所述三级管Q1的发射极连接于所述三级管Q2的基极，所述三级管Q2的发射极连接于所述三级管Q3的基极，所述三级管Q3的发射极连接于所述三级管Q4的基极，所述三级管Q4的发射极连接于所述输出节点。


4.根据权利要求2所述的单端型单位增益缓冲器，其特征在于：
所述开关管MP1、开关管MP2、开关管MP3、开关管MP4均为PMOS管，所述开关管MN1、开关管MN2均为NMOS管，其中，所述开关管MP1和开关管MP2的宽长比一致。


5.根据权利要求2所述的单端型单位增益缓冲器，其特征在于：...

【专利技术属性】
技术研发人员：樊琦，吴亚杰，丁立，唐攀，刘威，
申请(专利权)人：珠海泰特微电子股份有限公司，
类型：新型
国别省市：广东;44