一种10通道FMC-ADC子卡制造技术

本实用新型专利技术公开了一种10通道FMC‑ADC子卡，采用5个双通道ADC芯片来构建10通道的信号采集，由与FMC连接器连接的控制通信总线来集中控制，保证采样频率和输入增益稳定保持在高要求水平，并且可自由选择2、4、6、8转换通道。由1个采样时钟芯片输出5个时钟信号和一个到FMC载板的同步时钟信号，再由一个同步时钟芯片输出FMC载板的同步时钟信号到5个双通道ADC芯片，用1个采样时钟芯片进行与模拟信号输入的阻抗匹配，采用了尽量少的时钟芯片，降低了时钟信号电路器件对模拟信号输入高频电路的干扰。本新型在通道数量更多，采集速率依然保持高速的要求下的情况下依然保证了子卡的优良性能。

【技术实现步骤摘要】
一种10通道FMC-ADC子卡
本技术属于信号采集
，具体涉及一种10通道FMC-ADC子卡。
技术介绍
FMC-ADC子卡为FMC子卡结构，通过FMC接口安装在信号处理载板上，完成信号采集功能。ADC卡一般采用ADC芯片，进行信号采集。现有的FMC-ADC子卡通过FMC连接器供电，一般支持2、4、6、8通道。在一些信号采集要求更高的情况下，通道数量需要更多，采集速率要依然保持高速，当通道增加后由于多个通道时钟信号的匹配难度和多通道的时钟信号电路器件多容易对采集信号高频电路信号造成干扰，所以难以实现多通道性能优良的高速率FMC-ADC子卡。
技术实现思路
本技术的目的在于：解决目前FMC-ADC信号采集子卡在一些信号采集要求更高的情况下，当通道增加后由于多个通道时钟信号的匹配难度和多通道的时钟信号电路器件多容易对采集信号高频电路信号造成干扰，难以实现多通道性能优良和高速率的问题，提出了一种10通道FMC-ADC子卡。本技术采用的技术方案如下：一种10通道FMC-ADC子卡，包括与FMC载板连接的FMC连接器，还包括与FMC连接器信号端输入端对应连接的5个双通道ADC芯片，5个双通道ADC芯片信号采集端连接模拟信号输入电路，5个双通道ADC芯片之间通过控制通信总线连接，控制通信总线还连接到FMC连接器，FMC的频率和增益控制信号通过FMC连接器传输至5个双通道ADC芯片；还包括采样时钟芯片模块，外部时钟信号输入到采样时钟芯片模块，采样时钟芯片模块包括与1个采样时钟芯片，采样时钟芯片输出5个时钟信号至5个双通道ADC芯片的5个采样时钟信号电路，采样时钟芯片还输出一个同步时钟信号，同步时钟信号通过连接FMC连接器输出到FMC载板；还包括与FMC连接器连接的接收FMC载板同步时钟信号的同步时钟芯片，同步时钟芯片信号输出端连接5个双通道ADC芯片，将FMC载板的同步时钟信号输出至5个双通道ADC芯片。进一步，所述双通道ADC芯片采用ADS42LB69芯片。进一步，所述同步时钟芯片和采样时钟芯片模块的采样时钟芯片采用ADCLK946BCPZ。进一步，所述采样时钟芯片模块和同步时钟芯片2个模块与高频电路之间采用板级的局部屏蔽或者地线隔离。进一步，所述模拟信号输入电路采用2个串联的宽带变压器构成的信号输入电路。进一步，所述模拟信号输入电路通过SSMC同轴连接器连接输入的模拟信号，所述采样时钟芯片模块通过SSMC同轴连接器连接输入的外部时钟信号。综上所述，由于采用了上述技术方案，本技术的有益效果是：1、本技术中，采用5个双通道ADC芯片来构建10通道的信号采集，由与FMC连接器连接的控制通信总线来集中控制，保证采样频率和输入增益稳定保持在高要求水平，并且可自由选择2、4、6、8转换通道。由1个采样时钟芯片输出5个时钟信号和一个到FMC载板的同步时钟信号，再由一个同步时钟芯片输出FMC载板的同步时钟信号到5个双通道ADC芯片，用1个采样时钟芯片进行与模拟信号输入的阻抗匹配，采用了尽量少的时钟芯片，降低了时钟信号电路器件对模拟信号输入高频电路的干扰。本新型在通道数量更多，采集速率依然保持高速的要求下的情况下依然保证了子卡的优良性能。2、本技术中，采样时钟芯片模块和同步时钟芯片2个模块与高频电路之间采用板级的局部屏蔽或者地线隔离，进一步减少时钟信号电路器件对模拟信号输入高频电路的干扰。3、本技术中，采用2个串联的宽带变压器构成的信号输入电路能够简化模拟信号输入电路，并且集成的宽带变压器能够比纯元件电路抗干扰性更强。4、本技术中，模拟信号输入电路通过SSMC同轴连接器连接输入的模拟信号，采样时钟芯片模块通过SSMC同轴连接器连接输入的外部时钟信号，加强了各通道间信号的隔离度。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1是本技术FMC-ADC子卡整体架构图；图2是本技术ADS42LB69芯片的电路示意图；图3是本技术采样时钟芯片模块的电路示意图；图4是本技术同步时钟芯片的电路示意图；图5是本技术FMC连接器连接电源模块的示意图；图6是本技术FMC连接器与5个双通道ADC芯片、采样时钟芯片模块和同步时钟芯片的电路连接示意图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本技术，即所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。以下结合实施例对本专利技术的特征和性能作进一步的详细描述。实施例1本技术较佳实施例提供的一种10通道FMC-ADC子卡，如图1所示，包括与FMC载板连接的FMC连接器，还包括与FMC连接器信号端输入端对应连接的5个双通道ADC芯片，5个双通道ADC芯片信号采集端连接模拟信号输入电路，5个双通道ADC芯片之间通过控制通信总线连接，控制通信总线还连接到FMC连接器，FMC的频率和增益控制信号通过FMC连接器传输至5个双通道ADC芯片；还包括采样时钟芯片模块，外部时钟信号输入到采样时钟芯片模块，采样时钟芯片模块包括与1个采样时钟芯片，采样时钟芯片输出5个时钟信号至5个双通道ADC芯片的5个采样时钟信号电路，采样时钟芯片还输出一个同步时钟信号，同步时钟信号通过连接FMC连接器输出到FMC载板；还包括与FMC连接器连接的接收FMC载板同步时钟信号的同步时钟芯片，同步时钟芯片信号输出端连接5个双通道ADC芯本文档来自技高网...

【技术保护点】
1.一种10通道FMC-ADC子卡，包括与FMC载板连接的FMC连接器，其特征在于：还包括与FMC连接器信号端输入端对应连接的5个双通道ADC芯片，5个双通道ADC芯片信号采集端连接模拟信号输入电路，5个双通道ADC芯片之间通过控制通信总线连接，控制通信总线还连接到FMC连接器，FMC的频率和增益控制信号通过FMC连接器传输至5个双通道ADC芯片；/n还包括采样时钟芯片模块，外部时钟信号输入到采样时钟芯片模块，采样时钟芯片模块包括1个采样时钟芯片，采样时钟芯片输出5个时钟信号至5个双通道ADC芯片的5个采样时钟信号电路，采样时钟芯片还输出一个同步时钟信号，同步时钟信号通过连接FMC连接器输出到FMC载板；还包括与FMC连接器连接的接收FMC载板同步时钟信号的同步时钟芯片，同步时钟芯片信号输出端连接5个双通道ADC芯片，将FMC载板的同步时钟信号输出至5个双通道ADC芯片。/n

【技术特征摘要】
1.一种10通道FMC-ADC子卡，包括与FMC载板连接的FMC连接器，其特征在于：还包括与FMC连接器信号端输入端对应连接的5个双通道ADC芯片，5个双通道ADC芯片信号采集端连接模拟信号输入电路，5个双通道ADC芯片之间通过控制通信总线连接，控制通信总线还连接到FMC连接器，FMC的频率和增益控制信号通过FMC连接器传输至5个双通道ADC芯片；
还包括采样时钟芯片模块，外部时钟信号输入到采样时钟芯片模块，采样时钟芯片模块包括1个采样时钟芯片，采样时钟芯片输出5个时钟信号至5个双通道ADC芯片的5个采样时钟信号电路，采样时钟芯片还输出一个同步时钟信号，同步时钟信号通过连接FMC连接器输出到FMC载板；还包括与FMC连接器连接的接收FMC载板同步时钟信号的同步时钟芯片，同步时钟芯片信号输出端连接5个双通道ADC芯片，将FMC载板的同步时钟信号输出至5个双通道ADC芯片。


2.根据权利要求...

【专利技术属性】
技术研发人员：盖武，盖昱升，
申请(专利权)人：成都瑞耐博科技有限公司，
类型：新型
国别省市：四川;51