基于FPGA的高速DDR单粒子效应评估系统及方法技术方案

技术编号:24996784 阅读:85 留言:0更新日期:2020-07-24 17:59
本发明专利技术涉及一种基于FPGA的高速DDR4单粒子效应评估系统及方法,其包括:待测DDR4、高能辐照实验终端或脉冲激光辐照平台和单粒子测试系统;待测DDR4有源区处于高能辐照实验终端或脉冲激光辐照平台的中心位置,待测DDR4与单粒子测试系统实时通信;单粒子测试系统的下位机系统用于根据上位机系统发送的指令对待测DDR4进行读写操作,并将待测DDR4的回读数据发送到上位机系统;上位机系统用于完成发布指令,实时的对待测DRR4的读写操作,并对写入的数据进行回读校验,甄别单粒子软错误,实现对待测DDR4的单粒子效应的测试。本发明专利技术可以广泛应用于单粒子效应测试领域。

【技术实现步骤摘要】
基于FPGA的高速DDR单粒子效应评估系统及方法
本专利技术涉及一种基于FPGA(现场可编程门阵列)的高速DDR4(第四代双倍数据率同步动态随机存取存储器)单粒子效应评估系统及方法,属于粒子测试领域。
技术介绍
单粒子效应是影响先进电子元器件在轨使用的重要原因。由于器件工艺尺寸的降低,器件集成度的增高,工作电压的降低,工作频率的提升等原因,使得单粒子效应对电子元器件的影响更加严重。与此同时,高速给器件带来其对单粒子效应敏感性增加的同时,也对其单粒子效应的评估与测试带来很大难题。因此,对先进高速器件单粒子效应的研究已成为航天领域的研究热点和难点。其中,高速DDR4较前几代动态随机存取存储器性能更高、容量更大、数据完整性更强且能耗更低,因而,对其实现精确的单粒子翻转测试具有重要意义。现有的测试方法主要针对容量较低,频率较低的SRAM(静态随机存储器)等存储器进行。测试系统的主要功能是对SRAM进行单片或多片的读写操作,同时进行功能判断,按照实现此功能模块的不同,已有的研究工作可以分为以下两种:其一,工控机安装数据采集卡产生激励信号,并将回读本文档来自技高网...

【技术保护点】
1.一种基于FPGA的高速DDR4单粒子效应评估系统,其特征在于其包括:待测高速DDR4存储器芯片、高能辐照实验终端或脉冲激光辐照平台以及单粒子效应测试系统;所述待测高速DDR4存储器芯片设置在所述高能辐照实验终端或脉冲激光辐照平台中,且待测高速DDR4存储器芯片的有源区处于所述高能辐照实验终端或脉冲激光辐照平台的中心位置,保证所述待测高速DDR4存储器芯片在激光束斑或是高能粒子辐照的范围内,所述待测高速DDR4存储器芯片通过I/O端口与所述单粒子效应测试系统实时通信;所述单粒子效应测试系统包括上位机系统和下位机系统;所述下位机系统用于根据所述上位机系统发布的指令对所述待测高速DDR4存储器芯...

【技术特征摘要】
1.一种基于FPGA的高速DDR4单粒子效应评估系统,其特征在于其包括:待测高速DDR4存储器芯片、高能辐照实验终端或脉冲激光辐照平台以及单粒子效应测试系统;所述待测高速DDR4存储器芯片设置在所述高能辐照实验终端或脉冲激光辐照平台中,且待测高速DDR4存储器芯片的有源区处于所述高能辐照实验终端或脉冲激光辐照平台的中心位置,保证所述待测高速DDR4存储器芯片在激光束斑或是高能粒子辐照的范围内,所述待测高速DDR4存储器芯片通过I/O端口与所述单粒子效应测试系统实时通信;所述单粒子效应测试系统包括上位机系统和下位机系统;所述下位机系统用于根据所述上位机系统发布的指令对所述待测高速DDR4存储器芯片进行读写操作,并将所述待测高速DDR4存储器芯片的回读数据发送到所述上位机系统;所述上位机系统用于发布读写指令,并根据所述下位机系统返回的回读数据进行回读校验,甄别单粒子软错误,实现对所述待测高速DDR4存储器芯片的单粒子效应的测试。


2.如权利要求1所述的基于FPGA的高速DDR4单粒子效应评估系统,其特征在于:所述下位机系统包括主控FPGA电路板,所述主控FPGA电路板采用基于FinFET工艺的XilinxFPGA。


3.如权利要求2所述的基于FPGA的高速DDR4单粒子效应评估系统,其特征在于:所述主控FPGA电路板内设置有嵌入式处理器、存储器控制模块、内部存储模块、通信模块以及电源模块;所述嵌入式处理器用于实现与存储器控制模块的交互、控制以及与所述上位机系统的关联;所述存储器控制模块用于根据所述嵌入式处理器发送的控制命令对所述待测高速DDR4存储器芯片进行读写操作;所述内部存储模块用于直接调用所述主控FPGA电路板中的内部块存储器资源,实现数据的高速缓存;所述通信模块用于实现所述主控FPGA电路板内嵌入式处理器与其他各模块的通信以及所述主控FPGA与外部设备的通信;所述电源模块用于实现对所述主控FPGA电路板上所有器件的供电。


4.如权利要求3所述的基于FPGA的高速DDR4单粒子效应评估系统,其特征在于:所述存储器控制模块采用Xilinx集成好并对用户开放的MIG软核,且所述MIG软核的选择通信接口、时序参数与所述待测高速DDR4存储器芯片相匹配,同时,所述存储器控制模块的测试频率与所述嵌入式处理器的主频率保持一致。


5.如权利要求3所述的基于FPGA的高速DDR4单粒子效应评估系统,其特征在于:所述通信模块包括AXI总线控制器、AXI互联控制器、AXI数据流FIFO、AXI路由器以及AXI总线通用输入输出端口;所述AXI互联控制器、AXI数据流FIFO以及AXI路由器均属于AXI总线内部互联通信,用于在所述AXI总线控制器控制下实现所述主控...

【专利技术属性】
技术研发人员:蔡畅柯凌云刘郁竹孔洁陈金达叶兵贺泽刘杰
申请(专利权)人:中国科学院近代物理研究所
类型:发明
国别省市:甘肃;62

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1