一种支持多设备端数据读写总线及其数据读取、写入方法技术

本发明专利技术提供了一种支持多设备端数据读写总线及其数据读取、写入方法，所述主设备端包括第一时钟接口和第一数据接口，所述第一数据接口为主设备端能够同时读取或写入的一组数据接口；每一从设备端包括第二时钟接口和一个第二数据接口，第二时钟接口和第二数据接口组合为符合串行总线协议的接口；所有从设备端的第二时钟接口复用同一组时钟线与主设备端的第一时钟接口连接，各从设备端的第二数据接口分别连接到主设备端第一数据接口的不同数据线。通过本发明专利技术的总线结构设计，能够使得总线的主设备端在同一时间点同时对多个从设备端的数据读写从串行变为并行读写，从而大大提高了数据读写效率。

【技术实现步骤摘要】
一种支持多设备端数据读写总线及其数据读取、写入方法
本专利技术涉及芯片电路领域，特别涉及一种支持多设备端数据读写总线及其数据读取、写入方法。
技术介绍
I2C总线是由SCL、SDA两根信号线组成的双向主从模式总线，其支持一主多从，通过从设备地址进行选通设备，并通过时分复用实现主机对从设备的逐个通信。由于I2C总线设计简单合理，已经被大量使用在各种控制、信息收集等功能的芯片上。SPI总线是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议，比如AT91RM9200。在一些应用场景，需要在同一块或同一组电路板中使用大量的同类型功能芯片，如电路测试板中，可能需要同时使用十几路的电量采集芯片对硬件系统中使用的各路电流情况进行采集；另外，在一些物联网设备中，可能需要同时采集多路温度、湿度或者速度、方向等类似传感器信息。以I2C总线为例，按照已有的I2C总线的设计方式，主设备端在读取数据时只能逐个设备地读取从设备数据，读取效率较低，对于有采样率要求的系统将会影响其采样速率。同时，同一种I2C总线的器件一般使用同一个设备地址，如果直接在同一个IC总线操作，会出现数据冲突，需要使用多个I2C才能访问多个相同地址的I2C总线。
技术实现思路
为此，需要提供一种支持多设备端数据读写的技术方案，用以解决现有主设备端在读写多个从设备数据时效率低，影响系统采样率的问题。r>为实现上述目的，专利技术人提供了一种支持多设备端数据读写总线，包括主设备端和多个从设备端，所述主设备端包括第一时钟接口和第一数据接口，所述第一数据接口为主设备端能够同时读取或写入的一组数据接口；每一从设备端包括第二时钟接口和一个第二数据接口，第二时钟接口和第二数据接口组合为符合串行总线协议的接口；所有从设备端的第二时钟接口复用同一组时钟线与主设备端的第一时钟接口连接，各从设备端的第二数据接口分别连接到主设备端第一数据接口的不同数据线。作为一种可选的实施例，所述主设备端为CPU。作为一种可选的实施例，所述从设备端的数量为8个。作为一种可选的实施例，所述总线为I2C总线或SPI总线。作为一种可选的实施例，所述支持多设备端数据读写总线为如前文任一项所述的支持多设备端数据读写总线；所述方法包括以下步骤：将主机端待发送给各从设备端的数据转换为二进制数据；根据二进制位数逐位编码所有从设备端的二进制数据，形成待写入的多组组数据；驱动主设备端输出周期时钟；在每个时钟周期内，向第一数据接口从设备端写入一组组数据，直至从设备端所有组数据全部写入完成组数据从设备端。作为一种可选的实施例，所述方法包括以下步骤：调用数据发送程序发送预设位数地址加写位数据；调用数据接收程序接收从设备端的第一数据回执；调用数据发送程序发送从设备端寄存器地址；调用数据接收程序接收从设备端的第二数据回执；调用数据发送程序发送数据；调用数据接收程序接收从设备端的第三数据回执。作为一种可选的实施例，所述串行总线协议支持多个从设备端，读写通讯时钟均由主机端提供，通讯方式是一主一从对数据总线进行分时复用。作为一种可选的实施例，所述支持多设备端数据读写总线为如权利要求1至4任一项所述的支持多设备端数据读写总线；所述方法根据如权利要求1至4任一项所述的串行总线协议进行数据通讯，其中对多设备同时读取的方法包括以下步骤：驱动主设备端输出周期时钟；在每个时钟周期内，读取一组组数据，直至所有组数据全部读取完成；所述组数据为根据二进制位数逐位对所有从设备端的二进制数据进行编码后得到的数据；根据读取顺序对读取的所有组数据进行转换，得到各设备端对应的数据。数据从设备端组数据作为一种可选的实施例，所述方法包括以下步骤：调用数据发送程序发送预设位数地址加写位数据；调用数据接收程序接收从设备端的第三数据回执；调用数据发送程序发送从设备端寄存器地址；调用数据接收程序接收从设备端的第四数据回执；调用数据接收程序接收数据；调用数据发送程序发送第五数据回执。作为一种可选的实施例，所述串行总线协议支持多个从设备端，读写通讯时钟均由主机端提供，通讯方式是一主一从对数据总线进行分时复用。区别于现有技术，本专利技术涉及的支持多设备端数据读写总线及其数据读取、写入方法，所述主设备端包括第一时钟接口和第一数据接口，所述第一数据接口为主设备端能够同时读取或写入的一组数据接口；每一从设备端包括第二时钟接口和一个第二数据接口，第二时钟接口和第二数据接口组合为符合串行总线协议的接口；所有从设备端的第二时钟接口复用同一组时钟线与主设备端的第一时钟接口连接，各从设备端的第二数据接口分别连接到主设备端第一数据接口的不同数据线。通过本专利技术的总线结构设计，能够使得总线的主设备端在同一时间点同时对多个从设备端的数据读写从串行变为并行读写，从而大大提高了数据读写效率。附图说明图1为本专利技术一实施例涉及的支持多设备端数据读写总线的电路结构示意图；图2为本专利技术另一实施例涉及的支持多设备端数据读写总线的电路结构示意图；图3为本专利技术一实施例涉及的支持多设备端数据读写总线的数据写入方法的流程图；图4为本专利技术另一实施例涉及的支持多设备端数据读写总线的数据写入方法的流程图；图5为本专利技术另一实施例涉及的支持多设备端数据读写总线的数据读取方法的流程图；图6为本专利技术另一实施例涉及的支持多设备端数据读写总线的数据读取方法的流程图；附图标记：10、主设备端；101、第一时钟接口；102、第一数据接口；20、从设备端；201、第二时钟接口；202、第二数据接口。具体实施方式为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。请参阅图1，本专利技术提供了一种支持多设备端数据读写总线，包括主设备端10和多个从设备端20，所述主设备端10包括第一时钟接口101和一个第一数据接口102，每一从设备端20包括第二时钟接口201和一个第二数据接口202；所述第一数据接口为能够在主设备端同时被读取或写入的一组数据接口；所述第二时钟接口和第二数据接口组合为符合串行总线协议的接口；所有从设备端20的第二时钟接口201复用同一时钟线与主设备端的第一时钟接口101连接，各从设备端20的第二数据接口202分别通过不同的数据线与主设备端10上对应的第一数据接口102建立连接。通过上述总线的结构涉及，主设备端可以在同一时钟周期内，从多个从设备端同时读取数据或同时向多个从设备端中写入数据，相较于逐一从从设备端读写数据的方式，大幅提高了数据读写效率。在某些实施例中，所述本文档来自技高网...

【技术保护点】
1.一种支持多设备端数据读写总线，其特征在于，包括主设备端和多个从设备端，所述主设备端包括第一时钟接口和第一数据接口，所述第一数据接口为主设备端能够同时读取或写入的一组数据接口；每一从设备端包括第二时钟接口和一个第二数据接口，第二时钟接口和第二数据接口组合为符合串行总线协议的接口；/n所有从设备端的第二时钟接口复用同一组时钟线与主设备端的第一时钟接口连接，各从设备端的第二数据接口分别连接到主设备端第一数据接口的不同数据线。/n

【技术特征摘要】
1.一种支持多设备端数据读写总线，其特征在于，包括主设备端和多个从设备端，所述主设备端包括第一时钟接口和第一数据接口，所述第一数据接口为主设备端能够同时读取或写入的一组数据接口；每一从设备端包括第二时钟接口和一个第二数据接口，第二时钟接口和第二数据接口组合为符合串行总线协议的接口；
所有从设备端的第二时钟接口复用同一组时钟线与主设备端的第一时钟接口连接，各从设备端的第二数据接口分别连接到主设备端第一数据接口的不同数据线。


2.如权利要求1所述的支持多设备端数据读写总线，其特征在于，所述主设备端为CPU。


3.如权利要求1所述的支持多设备端数据读写总线，其特征在于，所述从设备端的数量为8个。


4.如权利要求1所述的支持多设备端数据读写总线，其特征在于，所述总线为I2C总线或SPI总线。


5.一种支持多设备端数据读写总线的数据写入方法，其特征在于，所述支持多设备端数据读写总线为如权利要求1至4任一项所述的支持多设备端数据读写总线；
所述方法包括以下步骤：
将主机端待发送给各从设备端的数据转换为二进制数据；
根据二进制位数逐位编码所有从设备端的二进制数据，形成待写入的多组组数据；
驱动主设备端输出周期时钟；在每个时钟周期内，向第一数据接口从设备端写入一组组数据，直至从设备端所有组数据全部写入完成组数据从设备端。


6.如权利要求5所述的支持多设备端数据读写总线的数据写入方法，其特征在于，
所述方法包括以下步骤：
调用数据发送程序发送预设位数地址加写位数据；
调用数据接收程序接收从设备端的第一数据回执；
调用数据发送程序...

【专利技术属性】
技术研发人员：林涛，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35