一种多处理器片上系统MPSOC的上电控制电路技术方案

本发明专利技术涉及一种多处理器片上系统MPSOC的上电控制电路，包括：延时控制子电路和电压积分控制子电路；当对MPSOC上电时，使能输入信号由第一电平转为第二电平，或门的输出信号由第一电平翻转为第二电平，第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；与门的输出信号根据第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；电压积分电路的积分电压达到设定电压阈值时，电压判断延迟芯片输出第二电平信号。

【技术实现步骤摘要】
一种多处理器片上系统MPSOC的上电控制电路
本专利技术涉及电子
，尤其涉及一种多处理器片上系统MPSOC的上电控制电路。
技术介绍
随着电子技术的发展，传统的处理器已经不能对日益增加的数据快速处理，现今研发的多处理器片上系统(MultiProcessorSystemonChip，MPSOC)可以实现，但多处理器片上系统MPSOC的上电时序有要求。上电时序不正确会导致芯片无法正常工作，甚至烧毁。上电启动过程，是电源失效率较高的阶段，对电子产品的质量以及可靠性都有较大的影响。例如，在发光二极管(LightEmittingDiode，LED)显示屏中，同时对显示屏的各个上电模块进行上电，容易导致上电模块的冲击电流过大，显示屏黑屏，从而影响产品的可靠性。目前，上电时序控制方法主要有以下几种：(1)采用电源芯片的PG引脚进行级联控制。虽然成本低，但是无法控制定时，而且PG引脚的延迟时间根据芯片的工艺相关，不可控。(2)采用复杂可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)进行控制。可以通过程序来输出不同的延迟，延迟控制比较准确，但是不能判断每一路电源是否正常输出，也不能检测到每一路电源的输出时间。(3)采用单片机进行控制。利用引脚采集每一个电源的输出电压，当输出电压满足指标之后，通过程序控制延迟多久后再给后一级供电使能，但这种方案会添加时钟，电源芯片及烧录接口，电路结构相对复杂。(4)采用时序芯片进行控制。输出电路数量有限，不能检测每一路电源输出是否正常。>
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种多处理器片上系统MPSOC的上电控制电路，通过时序控制芯片级联和门电路组成时序电路，使得多处理器片上系统MPSOC正常上电工作。为实现上述目的，本专利技术提供了一种多处理器片上系统MPSOC的上电控制电路，所述上电控制电路包括：延时控制子电路和电压积分控制子电路；所述延时控制子电路包括：或门、与门和两个时序控制芯片；所述两个时序控制芯片分别为第一时序控制芯片和第二时序控制芯片；所述时序控制芯片具有使能信号输入端、第一输出端、第二输出端和第三输出端；所述或门的第一输入端接入使能输入信号，所述或门的第二输入端与所述第二时序控制芯片的第一输出端连接，所述或门的输出端与所述第一时序控制芯片的使能信号输入端连接；所述与门的第一输入端接入所述使能输入信号，所述与门的第二输入端与所述第一时序控制芯片的第三输出端连接，所述与门的输出端与所述第二时序控制芯片的使能信号输入端连接；当对所述MPSOC上电时，所述使能输入信号由第一电平转为第二电平，所述或门的输出信号由第一电平翻转为第二电平，所述第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；所述与门的输出信号根据所述第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；所述第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；所述电压积分控制子电路包括：电压积分电路和电压判断延迟芯片；所述电压判断延迟芯片的信号输入端连接所述第二时序控制芯片的第三输出端，所述电压判断延迟芯片的电压积分信号端口连接所述电压积分电路，所述电压判断延迟芯片的输出端连接所述MPSOC的上电信号输入端；其中，所述电压积分电路在所述第二时序控制芯片的第三输出端的端口输出信号由第一电平翻转为第二电平时，开始进行电压积分；当积分电压达到设定电压阈值时，所述电压判断延迟芯片的输出端输出用以使MPSOC上电的有效第二电平信号。优选的，所述MPSOC包括对应不同电源时序输入要求的多个输入端口组；每个所述输入端口组与所述第一时序控制芯片或第二时序控制芯片的第一输出端、第二输出端、第三输出端中的一个输出端相接。优选的，所述上电控制电路还包括使能输入信号发生子电路；所述使能输入信号发生子电路包括第一电阻和第一电容器；所述第一电阻的第一端连接供电电压VCC，所述第一电阻的第二端与所述第一电容器的第一端连接，所述第一电容器的第二端接地；所述第一电阻的第二端还连接所述或门的第一输入端和所述与门的第一输入端，用于输出所述使能输入信号。优选的，所述电压积分电路具体为第二电容器；所述第二电容器的一端接地，另一端连接所述电压判断延迟芯片的电压积分信号端口。进一步优选的，所述第二电容器的充电时间大于6倍的所述多个预设时钟周期。优选的，所述延时控制子电路还包括上拉电阻和下拉电阻；所述第一输出端、第二输出端、第三输出端分别连接有所述上拉电阻和下拉电阻。优选的，所述电压判断延迟芯片的输出端还接有上拉电阻。优选的，所述第一时序控制芯片和所述第二控制时序芯片为LM3880；所述电压判断延迟芯片为TPS3890。本专利技术实施例提供的一种多处理器片上系统MPSOC的上电控制电路，通过时序控制芯片级联和门电路组成时序控制电路，该时序控制电路结构简单，控制灵活，时序稳定，使得多处理器片上系统MPSOC正常上电工作。附图说明图1为本专利技术实施例提供的一种多处理器片上系统MPSOC的上电控制电路的延时控制子电路的逻辑图；图2为本专利技术实施例提供的一种多处理器片上系统MPSOC的上电控制电路的延时控制子电路图；图3为本专利技术实施例提供的一种多处理器片上系统MPSOC的上电控制电路的时序图；图4为本专利技术实施例提供的一种多处理器片上系统MPSOC的上电控制电路的电压积分控制子电路图。具体实施方式下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。本专利技术提供的一种多处理器片上系统MPSOC的上电控制电路，通过时序控制芯片级联和门电路组成时序控制电路，该时序控制电路结构简单，控制灵活，时序稳定，使得多处理器片上系统MPSOC正常上电工作。本专利技术提供了一种多处理器片上系统MPSOC的上电控制电路，包括：延时控制子电路和电压积分控制子电路。图1、图2、图3、图4分别为本专利技术实施例提供的一种多处理器片上系统(MPSOC)的上电控制电路的延时控制子电路的逻辑图、延时控制子电路图、时序图、电压积分控制子电路图。以下结合图1-4对本专利技术技术方案进行详述。首先，说明延时控制子电路的电路结构和电路逻辑。如图1所示，延时控制子电路包括：或门1、与门2和两个时序控制芯片。两个时序控制芯片分别为第一时序控制芯片31和第二时序控制芯片32。第一时序控制芯片31具有使能信号输入端EN1、第一输出端A、第二输出端B和第三输出端C。第二时序控制芯片32具有使能信号输入端EN2、第一输出端D、第二输出端E和第三输出端F。或门1的第一输入端接入使能输入信号SigEN，或门1的第二输入端与第二时序控制芯片32的第一输出端D连本文档来自技高网...

【技术保护点】
1.一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述上电控制电路包括：延时控制子电路和电压积分控制子电路；/n所述延时控制子电路包括：或门、与门和两个时序控制芯片；所述两个时序控制芯片分别为第一时序控制芯片和第二时序控制芯片；/n所述时序控制芯片具有使能信号输入端、第一输出端、第二输出端和第三输出端；/n所述或门的第一输入端接入使能输入信号，所述或门的第二输入端与所述第二时序控制芯片的第一输出端连接，所述或门的输出端与所述第一时序控制芯片的使能信号输入端连接；/n所述与门的第一输入端接入所述使能输入信号，所述与门的第二输入端与所述第一时序控制芯片的第三输出端连接，所述与门的输出端与所述第二时序控制芯片的使能信号输入端连接；/n当对所述MPSOC上电时，所述使能输入信号由第一电平转为第二电平，所述或门的输出信号由第一电平翻转为第二电平，所述第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；/n所述与门的输出信号根据所述第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；所述第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；/n所述电压积分控制子电路包括：电压积分电路和电压判断延迟芯片；/n所述电压判断延迟芯片的信号输入端连接所述第二时序控制芯片的第三输出端，所述电压判断延迟芯片的电压积分信号端口连接所述电压积分电路，所述电压判断延迟芯片的输出端连接所述MPSOC的上电信号输入端；其中，所述电压积分电路在所述第二时序控制芯片的第三输出端的端口输出信号由第一电平翻转为第二电平时，开始进行电压积分；当积分电压达到设定电压阈值时，所述电压判断延迟芯片的输出端输出用以使MPSOC上电的有效第二电平信号。/n...

【技术特征摘要】
1.一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述上电控制电路包括：延时控制子电路和电压积分控制子电路；
所述延时控制子电路包括：或门、与门和两个时序控制芯片；所述两个时序控制芯片分别为第一时序控制芯片和第二时序控制芯片；
所述时序控制芯片具有使能信号输入端、第一输出端、第二输出端和第三输出端；
所述或门的第一输入端接入使能输入信号，所述或门的第二输入端与所述第二时序控制芯片的第一输出端连接，所述或门的输出端与所述第一时序控制芯片的使能信号输入端连接；
所述与门的第一输入端接入所述使能输入信号，所述与门的第二输入端与所述第一时序控制芯片的第三输出端连接，所述与门的输出端与所述第二时序控制芯片的使能信号输入端连接；
当对所述MPSOC上电时，所述使能输入信号由第一电平转为第二电平，所述或门的输出信号由第一电平翻转为第二电平，所述第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；
所述与门的输出信号根据所述第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；所述第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；
所述电压积分控制子电路包括：电压积分电路和电压判断延迟芯片；
所述电压判断延迟芯片的信号输入端连接所述第二时序控制芯片的第三输出端，所述电压判断延迟芯片的电压积分信号端口连接所述电压积分电路，所述电压判断延迟芯片的输出端连接所述MPSOC的上电信号输入端；其中，所述电压积分电路在所述第二时序控制芯片的第三输出端的端口输出信号由第一电平翻转为第二电平时，开始进行电压积分；当积分电压达到设定电压阈值时，所述电压判断延迟芯片的输出端输出用以使MPSOC上电的有效第二电平信号。


...

【专利技术属性】
技术研发人员：张慧松，赵学峰，刘渊，霍舒豪，张德兆，王肖，李晓飞，张放，
申请(专利权)人：北京智行者科技有限公司，
类型：发明
国别省市：北京;11