一种LDO稳压电路制造技术

本发明专利技术公开了一种LDO稳压电路，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路、反馈电路、接地端GND和功率管MP；其中，反馈电路接收输出电压端Vout的反馈，并将信号反馈给控制电路，控制电路根据反馈信号调整功率管MP，以稳定输出电压端Vout的电压。通过LDO稳压电路的电路结构，形成了三重稳压的电路形态，提高了整个LDO稳压电路的稳定性和可靠性。本发明专利技术主要用于集成电路电源管理技术领域。

【技术实现步骤摘要】
一种LDO稳压电路
本专利技术涉及集成电路电源管理
，特别涉及一种LDO稳压电路。
技术介绍
低压差线性LDO被广泛应用在现代各种穿戴式电子设备，用来提供稳定的电源电压。随着产品对能耗和功能集成度的要求越来越高，如何有效的提高电源管理已成为了一大难题。LDO电路因可以提供超低的静态电流来减小功耗，其在作为重要的电源管理模块广泛应用于SoC芯片设计中。典型LDO电路，包含参考电压、误差放大器EA、功率管MP和反馈电阻。LDO作为重要的电源管理模块之一，广泛应用于SoC芯片中。现有的LDO电路对输出的电压变化反应慢，无法输出稳定的电压。
技术实现思路
本专利技术的目的是提供一种LDO稳压电路，旨在解决现有的低压降稳压器输出不稳定的问题。本专利技术解决其技术问题的解决方案是：一种LDO稳压电路，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路、反馈电路、接地端GND和功率管MP；所述控制电路包括：晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12和误差放大器EA，所述反馈电路包括：晶体管M13和晶体管M14；所述误差放大器EA的负端与所述基准电压端Vref连接，所述误差放大器EA的正端分别与晶体管M8的栅极、晶体管M13的源极、晶体管M14的漏极连接，所述误差放大器EA的输出端分别与晶体管M1的栅极、晶体管M4的栅极、晶体管M4的漏极、晶体管M3的漏极、晶体管M9的栅极、晶体管M9的漏极、晶体管M10的漏极、功率管MP的栅极连接，所述晶体管M1的漏极分别与晶体管M2的栅极、晶体管M2的漏极、晶体管M5的栅极、晶体管M7的栅极连接，所述晶体管M5的漏极与晶体管M4的源极连接，所述晶体管M7的漏极与晶体管M6的漏极连接，所述晶体管M7的源极分别与晶体管M10的栅极、晶体管M8的漏极连接，所述晶体管M10的源极分别与晶体管M11漏极、晶体管M12的漏极连接，所述晶体管M11的源极分别与功率管MP的漏极、晶体管M13的漏极、晶体管M13的栅极、晶体管M14的栅极、输出电压端Vout连接，所述晶体管M3的栅极分别与第一偏置电压端Vb1、晶体管M6的栅极、晶体管M9的栅极连接，所述晶体管M11的栅极与第二偏置电压端Vb2连接，所述晶体管M12的栅极与第三偏置电压端Vb3连接，所述晶体管M2的源极、晶体管M5的源极、晶体管M8的源极、晶体管M12的源极、晶体管M14的源极分别与接地端GND连接，所述晶体管M1的源极、晶体管M3的源极、晶体管M6的源极、晶体管M9的源极、功率管MP的源极分别与输入电压端VDD连接。进一步，所述晶体管M1、晶体管M3、晶体管M6、晶体管M9和晶体管M11均为PMOS管，所述晶体管M2、晶体管M4、晶体管M5、晶体管M8、晶体管M10、晶体管M12、晶体管M13和晶体管M14均为NMOS管。进一步，所述功率管MP为PMOS管。进一步，本LDO稳压电路还包括负载电路，所述负载电路包括：负载电容CL和负载电阻RL，所述负载电阻RL和负载电容CL的上端均与输出电压端Vout连接，所述负载电阻RL和负载电容CL的下端均与接地端GND连接。本专利技术的有益效果是：通过LDO稳压电路的电路结构，形成了三重稳压的电路形态，提高了整个LDO稳压电路的稳定性和可靠性。附图说明为了更清楚地说明本专利技术创造实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本专利技术创造的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。图1是LDO稳压电路的电路结构示意图；图2是当Vout升高时，LDO稳压电路的控制环路的变化情况；图3是当Vout降低时，LDO稳压电路的控制环路的变化情况。具体实施方式本部分将详细描述本专利技术创造的具体实施例，本专利技术创造之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本专利技术创造的每个技术特征和整体技术方案，但其不能理解为对本专利技术创造保护范围的限制。在本专利技术创造的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术创造的限制。在本专利技术创造的描述中，如果具有“若干”之类的词汇描述，其含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。本专利技术创造的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本专利技术创造中的具体含义。实施例1，参考图1,一种LDO稳压电路，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路100、反馈电路200、接地端GND、功率管MP和负载电路300。所述控制电路100包括：晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12和误差放大器EA，所述反馈电路200包括：晶体管M13和晶体管M14；所述误差放大器EA的负端与所述基准电压端Vref连接，所述误差放大器EA的正端分别与晶体管M8的栅极、晶体管M13的源极、晶体管M14的漏极连接，所述误差放大器EA的输出端分别与晶体管M1的栅极、晶体管M4的栅极、晶体管M4的漏极、晶体管M3的漏极、晶体管M9的栅极、晶体管M9的漏极、晶体管M10的漏极、功率管MP的栅极连接，所述晶体管M1的漏极分别与晶体管M2的栅极、晶体管M2的漏极、晶体管M5的栅极、晶体管M7的栅极连接，所述晶体管M5的漏极与晶体管M4的源极连接，所述晶体管M7的漏极与晶体管M6的漏极连接，所述晶体管M7的源极分别与晶体管M10的栅极、晶体管M8的漏极连接，所述晶体管M10的源极分别与晶体管M11漏极、晶体管M12的漏极连接，所述晶体管M11的源极分别与功率管MP的漏极、晶体管M13的漏极、晶体管M13的栅极、晶体管M14的栅极、输出电压端Vout连接，所述晶体管M3的栅极分别与第一偏置电压端Vb1、晶体管M6的栅极、晶体管M9的栅极连接，所述晶体管M11的栅极与第二偏置电压端Vb2连接，所述晶体管M12的栅极与第三偏置电压端Vb3连接，所述晶体管M2的源极、晶体管M5的源极、晶体管M8的源极、晶体管M12的源极、晶体管M14的源极分别与接地端GND连接，所述晶体管M1的源极、晶体本文档来自技高网...

【技术保护点】
1.一种LDO稳压电路，其特征在于，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路、反馈电路、接地端GND和功率管MP；/n所述控制电路包括：晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12和误差放大器EA，所述反馈电路包括：晶体管M13和晶体管M14；/n所述误差放大器EA的负端与所述基准电压端Vref连接，所述误差放大器EA的正端分别与晶体管M8的栅极、晶体管M13的源极、晶体管M14的漏极连接，所述误差放大器EA的输出端分别与晶体管M1的栅极、晶体管M4的栅极、晶体管M4的漏极、晶体管M3的漏极、晶体管M9的栅极、晶体管M9的漏极、晶体管M10的漏极、功率管MP的栅极连接，所述晶体管M1的漏极分别与晶体管M2的栅极、晶体管M2的漏极、晶体管M5的栅极、晶体管M7的栅极连接，所述晶体管M5的漏极与晶体管M4的源极连接，所述晶体管M7的漏极与晶体管M6的漏极连接，所述晶体管M7的源极分别与晶体管M10的栅极、晶体管M8的漏极连接，所述晶体管M10的源极分别与晶体管M11漏极、晶体管M12的漏极连接，所述晶体管M11的源极分别与功率管MP的漏极、晶体管M13的漏极、晶体管M13的栅极、晶体管M14的栅极、输出电压端Vout连接，所述晶体管M3的栅极分别与第一偏置电压端Vb1、晶体管M6的栅极、晶体管M9的栅极连接，所述晶体管M11的栅极与第二偏置电压端Vb2连接，所述晶体管M12的栅极与第三偏置电压端Vb3连接，所述晶体管M2的源极、晶体管M5的源极、晶体管M8的源极、晶体管M12的源极、晶体管M14的源极分别与接地端GND连接，所述晶体管M1的源极、晶体管M3的源极、晶体管M6的源极、晶体管M9的源极、功率管MP的源极分别与输入电压端VDD连接。/n...

【技术特征摘要】
1.一种LDO稳压电路，其特征在于，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路、反馈电路、接地端GND和功率管MP；
所述控制电路包括：晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12和误差放大器EA，所述反馈电路包括：晶体管M13和晶体管M14；
所述误差放大器EA的负端与所述基准电压端Vref连接，所述误差放大器EA的正端分别与晶体管M8的栅极、晶体管M13的源极、晶体管M14的漏极连接，所述误差放大器EA的输出端分别与晶体管M1的栅极、晶体管M4的栅极、晶体管M4的漏极、晶体管M3的漏极、晶体管M9的栅极、晶体管M9的漏极、晶体管M10的漏极、功率管MP的栅极连接，所述晶体管M1的漏极分别与晶体管M2的栅极、晶体管M2的漏极、晶体管M5的栅极、晶体管M7的栅极连接，所述晶体管M5的漏极与晶体管M4的源极连接，所述晶体管M7的漏极与晶体管M6的漏极连接，所述晶体管M7的源极分别与晶体管M10的栅极、晶体管M8的漏极连接，所述晶体管M10的源极分别与晶体管M11漏极、晶体管M12的漏极连接，所述晶体管M11的源极分别与功率管MP的漏极、晶...

【专利技术属性】
技术研发人员：鲁纬，段志奎，于昕梅，蒋业文，阮锦标，陈嘉维，
申请(专利权)人：佛山科学技术学院，
类型：发明
国别省市：广东;44