集成电路芯片的凸点（Bump）盘布局方法技术

提供了集成电路芯片的凸点(Bump)盘布局方法。所提供的集成电路设计中的凸点(Bump)盘布局方法，包括：放置电路单元；从被放置的电路单元选出对凸点盘带来的影响敏感的一个或多个电路单元；获取所述一个或多个电路单元所在的一个或多个敏感区域；在所设计的集成电路表层放置凸点盘；识别位于所述一个或多个敏感区域在集成电路表层的对应区域的一个或多个凸点盘；以及调整所述一个或多个凸点盘的位置使其离开所述一个或多个敏感区域在集成电路表层的对应区域。

【技术实现步骤摘要】
集成电路芯片的凸点(Bump)盘布局方法
本申请涉及集成电路领域，尤其涉及对集成电路芯片的凸点盘在芯片表面合理布局以提高芯片的良率方法。
技术介绍
随着半导体技术的快速发展，半导体集成电路的系统集成度越来越高，面积越来越大。面积的增大导致引线变长，从而引入IR压降(电流乘以电阻引起的电压下降，IRDrop)的问题。为了解决IRDrop的问题，越来越多的集成电路芯片开始选择使用FLIP-CHIP(倒片封装)的设计。为实施倒片封装，要在芯片表面设置多个凸点(Bump)，作为连接芯片内部引线与外部封装锡球的接触区域。
技术实现思路
然而，凸点具有较大的尺寸(相对于芯片的引线与元件)本身由于重力对周围产生挤压，在凸点生长(Bumping)的过程中由于压力等原因对周围产生影响。特别是在芯片内部，临近凸点的区域存在对压力敏感的电路，特别是诸如PLL(Phase-LockLoop，锁相环)的模拟电路时，凸点的存在会导致芯片电气特性不稳定，并导致芯片流片的良率下降。专利技术人还进一步发现，PLL中的VCO(VoltageContro本文档来自技高网...

【技术保护点】
1.一种集成电路设计中的凸点(Bump)盘布局方法，包括：/n放置电路单元；/n从被放置的电路单元选出对凸点盘带来的影响敏感的一个或多个电路单元；/n获取所述一个或多个电路单元所在的一个或多个敏感区域；/n在所设计的集成电路表层放置凸点盘；/n识别位于所述一个或多个敏感区域在集成电路表层的对应区域的一个或多个凸点盘；以及/n调整所述一个或多个凸点盘的位置使其离开所述一个或多个敏感区域在集成电路表层的对应区域。/n

【技术特征摘要】
1.一种集成电路设计中的凸点(Bump)盘布局方法，包括：
放置电路单元；
从被放置的电路单元选出对凸点盘带来的影响敏感的一个或多个电路单元；
获取所述一个或多个电路单元所在的一个或多个敏感区域；
在所设计的集成电路表层放置凸点盘；
识别位于所述一个或多个敏感区域在集成电路表层的对应区域的一个或多个凸点盘；以及
调整所述一个或多个凸点盘的位置使其离开所述一个或多个敏感区域在集成电路表层的对应区域。


2.根据权利要求1所述的方法，还包括：
若无法为第一凸点盘找到使其既能离开所述一个或多个敏感区域在集成电路表层的对应区域又不违背集成电路设计的约束条件的位置，则删除所述第一凸点盘。


3.根据权利要求1或2所述的方法，还包括：
对于位于第一敏感区域在集成电路表层的对应区域的第一凸点盘，确定第一敏感区域在集成电路表层的第一对应区域的中心；
沿远离第一对应区域的中心的方向改变所述第一凸点盘的位置，使得所述第一凸点盘离开所述第一对应区域。


4.根据权利要求1所述的方法，还包括：
若无法为第一凸点盘找到使其既能离开所述一个或多个敏感区域在集成电路表层的对应区域又不违背集成电路设计的...

【专利技术属性】
技术研发人员：陈绕所，
申请(专利权)人：北京忆芯科技有限公司，
类型：发明
国别省市：北京;11