电力控制电路、半导体装置和半导体装置的电力控制方法制造方法及图纸

本发明专利技术公开了电力控制电路、半导体装置和半导体装置的电力控制方法。该电力控制电路包括：电力控制信号发生电路，其被配置为根据用于在深度睡眠模式下操作半导体装置的深度睡眠命令来产生电压控制信号；分压电路，其具有根据电压控制信号而改变的分压比，并且被配置为通过以改变的分压比对内部电压进行分压来产生分压电压；比较器，其被配置为通过将参考电压与分压电压进行比较来产生检测信号；振荡器，其被配置为根据检测信号来产生振荡信号；以及泵，其被配置为根据振荡信号来产生内部电压。

【技术实现步骤摘要】
电力控制电路、半导体装置和半导体装置的电力控制方法相关申请的交叉引用本申请要求2019年1月2日提交的申请号为10-2019-0000372的韩国申请的优先权，其公开内容通过引用整体合并于此。
各个实施例总体上涉及半导体电路，并且更具体地涉及电力控制电路、包括该电力控制电路的半导体装置以及该半导体装置的电力控制方法。
技术介绍
近来，电子设备(例如，便携式电子设备)的尺寸和重量已经减小。特别地，由于便携式电子设备通过有限的电力(即电池)来操作，因此需要减小便携式电子设备的功耗。便携式电子设备可以在掉电模式下操作以减小功耗。掉电模式可以包括正常掉电模式和深度睡眠模式(或深度掉电模式)。深度睡眠模式需要保证比正常掉电模式更长的掉电间隔。便携式电子设备采用电源门控技术，以防止在掉电模式下对功能块不必要地供电。便携式电子设备可能必须包括半导体存储装置，以便执行其自然功能、储存数据并执行应用程序。当半导体存储装置包括每一个都由一个晶体管和一个电容器组成的易失性存储单元时，数据被储存在电容器中。由于因电容器的特性会发生泄漏电流，所以半导体存储装置在每一预定时间执行将储存在存储单元中的数据重写的刷新操作，以便长时间地保留储存在存储单元中的数据。刷新操作可以包括自动刷新操作和自刷新操作。自动刷新操作可以根据主机(例如，存储器控制器)的命令来执行。自刷新操作可以由半导体存储器件本身来执行。例如，可以在深度睡眠模式期间执行自刷新操作。
技术实现思路
各个实施例针对能够减小功耗的电力控制电路、包括该电力控制电路的半导体装置以及半导体装置的电力控制方法。在一个实施例中，一种电力控制电路可以包括：电力控制信号发生电路，其被配置为根据用于在深度睡眠模式下操作半导体装置的深度睡眠命令来产生电压控制信号；分压电路，其具有根据电压控制信号而改变的分压比，并且被配置为通过以改变的分压比对内部电压进行分压来产生分压电压；比较器，其被配置为通过将参考电压与所述分压电压进行比较来产生检测信号；振荡器，其被配置为根据所述检测信号来产生振荡信号；以及泵，其被配置为根据所述振荡信号来产生所述内部电压。在一个实施例中，一种半导体装置可以包括：存储区域；刷新控制电路，其被配置为根据刷新命令、使用内部电压对所述存储区域执行刷新操作；以及电力控制电路，其被配置为在深度睡眠模式间隔期间将所述内部电压的电平调整为第二电平，该第二电平低于针对除所述深度睡眠模式间隔之外的操作间隔而设置的第一电平。在一个实施例中，一种半导体装置的电力控制方法可以包括以下步骤：当半导体装置进入正常掉电模式时，产生处于第一电平的内部电压；当半导体装置进入深度睡眠模式时，产生处于比第一电平低的第二电平的内部电压；以及当半导体装置从深度睡眠模式退出时，将内部电压的电平从第二电平升高到第一电平。附图说明图1是示出根据实施例的电子系统的配置的图。图2是示出根据实施例的半导体装置的配置的图。图3是示出图2的分压电路的配置的图。图4是示出图2的逻辑电路块的配置的图。图5是用于描述根据实施例的半导体装置的操作的时序图。图6是示出根据实施例的半导体装置的配置的图。图7是示出图6的激活控制电路的配置的图。图8是用于描述根据实施例的半导体装置的操作的时序图。图9是示出根据实施例的半导体装置900的配置的图。具体实施方式在下文中，以下通过示例性实施例参考附图来描述根据本公开的电力控制电路、包括该电力控制电路的半导体装置以及该半导体装置的电力控制方法。附图是各种实施例(和中间结构)的示意图。这样，可以预期由于例如制造技术和/或公差所导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离如所附权利要求所限定的本专利技术的精神和范围的在配置和形状上的偏差。还将理解的是，当一个元件被称为“连接至”或“耦接至”另一元件时，它可以直接在另一元件上、可以被连接至或耦接至另一元件，或者可能存在一个或更多个居间元件。此外，连接/耦接可以不限于物理连接，而且还可以包括非物理连接，例如无线连接。另外，还将理解的是，当一个元件被称为在两个元件之间时，该元件可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。还应理解，在不脱离本专利技术的范围的情况下，可以采用关于一个实施例而描述的特征以及其他实施例的一个或更多个特征。在描述本专利技术时，省略了本领域中公知的特征以避免混淆所描述的专利技术。图1是示出根据实施例的电子系统10的配置的图。参考图1，根据本实施例的电子系统10可以包括存储器20和处理器30。电子系统10可以以SoC(片上系统)的形式来配置。处理器30可以包括中央处理单元(CPU)或图形处理单元(GPU)。处理器30可以包括处理器核心31和存储器控制器32。处理器核心31可以向存储器控制器32提供用于控制存储器20的各种命令CMD和地址ADD。为了控制存储器20，存储器控制器32可以根据从处理器核心31提供的命令CMD和地址ADD来向存储器20提供第一供电电压VDD、第一接地电压VSS、芯片选择信号CS和命令/地址信号CA<0:N>。存储器控制器32可以向/从存储器20传送/接收数据DQ。存储器20可以在深度睡眠模式间隔期间降低内部电压(例如，用于刷新操作的电压)的电平，从而减小功耗。在深度睡眠模式间隔期间，存储器20可以降低内部电压的电平，并且增大激活操作间隔。存储器20可以包括存储器核心21、数据处理电路22和控制电路23。存储器核心21可以包括多个单位存储区域(例如，存储体BK)和用于存储体BK的数据输入/输出的电路组件。数据处理电路22可以在存储器核心21与存储器控制器32之间执行与数据输入/输出相关的操作。控制电路23可以根据从处理器30的存储器控制器32提供的芯片选择信号CS和命令/地址信号CA<0:N>来控制存储器20的数据读取/写入操作和与电源门控相关的操作。图2是示出根据本实施例的半导体装置100的配置的图。根据本实施例的半导体装置100可以被包括在图1的存储器20中。根据本实施例的半导体装置100可以在深度睡眠模式间隔期间降低内部电压(例如，用于刷新操作的泵送电压VPP)的电平，从而减小功耗。参考图2，根据本实施例的半导体装置100可以包括电力控制电路200、存储区域300、刷新控制电路400和外围电路区域500。存储区域300可以包括多个字线WL、多个位线BL和多个存储单元MC。每个存储单元MC可以耦接到字线WL和位线BL。存储区域300可以包括多个单位存储块，例如多个存储体。每个存储体可以包括多个存储单本文档来自技高网...

【技术保护点】
1.一种电力控制电路，包括：/n电力控制信号发生电路，其被配置为根据用于在深度睡眠模式下操作半导体装置的深度睡眠命令来产生电压控制信号；/n分压电路，其具有根据所述电压控制信号而改变的分压比，并且被配置为通过以改变的分压比对内部电压进行分压来产生分压电压；/n比较器，其被配置为通过将参考电压与所述分压电压进行比较来产生检测信号；/n振荡器，其被配置为根据所述检测信号产生振荡信号；以及/n泵，其被配置为根据所述振荡信号来产生所述内部电压。/n

【技术特征摘要】
20190102 KR 10-2019-00003721.一种电力控制电路，包括：
电力控制信号发生电路，其被配置为根据用于在深度睡眠模式下操作半导体装置的深度睡眠命令来产生电压控制信号；
分压电路，其具有根据所述电压控制信号而改变的分压比，并且被配置为通过以改变的分压比对内部电压进行分压来产生分压电压；
比较器，其被配置为通过将参考电压与所述分压电压进行比较来产生检测信号；
振荡器，其被配置为根据所述检测信号产生振荡信号；以及
泵，其被配置为根据所述振荡信号来产生所述内部电压。


2.根据权利要求1所述的电力控制电路，还包括命令解码器，其被配置为通过对芯片选择信号和命令/地址信号进行解码来产生正常掉电命令和所述深度睡眠命令。


3.根据权利要求2所述的电力控制电路，
其中，所述深度睡眠模式具有比基于所述正常掉电命令的正常掉电模式更长的掉电间隔，以及
其中，根据所述命令/地址信号的特定比特位来设置所述深度睡眠模式和所述正常掉电模式。


4.根据权利要求1所述的电力控制电路，其中，所述内部电压是用于所述半导体装置的刷新操作的电压。


5.根据权利要求1所述的电力控制电路，其中，当所述半导体装置在所述深度睡眠模式下操作时，所述分压电路根据所述电压控制信号来改变所述分压比以升高所述分压电压的电平。


6.一种半导体装置，包括：
存储区域；
刷新控制电路，其被配置为：根据刷新命令，使用内部电压来对所述存储区域执行刷新操作；以及
电力控制电路，其被配置为在深度睡眠模式间隔期间将所述内部电压的电平调整为第二电平，所述第二电平低于针对除所述深度睡眠模式间隔之外的操作间隔而设置的第一电平。


7.根据权利要求6所述的半导体装置，还包括激活控制电路，其被配置为产生用于在所述深度睡眠模式间隔内控制所述存储区域的激活操作的激活控制信号。


8.根据权利要求7所述的半导体装置，其中，当所述半导体装置进入所述深度睡眠模式间隔时，所述有源控制电路将所述激活控制信号激活，并且在所述半导体装置从所述深度睡眠模式间隔退出之后，当检测到所述内部电压上升到所述第一电平时，所述激活控制电路将所述激活控制信号去激活。


9.根据权利要求6所述的半导体装置，其中，在正常掉电模式间隔和所述深度睡眠模式间隔期间，所述电力控制电路将电源门控控制信号激活。


10.根据权利要求9所述的半导体装置，
其中，所述深度睡眠模式具有比所述正常掉电模式更长的掉电间隔，以及
其中，根据命令/地址信号的特定比特位来设置所述深度睡眠模式和所述正常掉电模式。


11.根据权利要求9所述的半导体装置，
还包括逻辑...

【专利技术属性】
技术研发人员：金雄来，李炳喆，李世远，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR