非易失性存储器装置的多个单元的同时编程制造方法及图纸

本发明专利技术公开了用于对非易失性存储单元诸如SLC NAND阵列的非易失性存储单元进行同时编程的设备、系统和方法。非易失性存储单元可被布置成：第一块，该第一块包括在第一存储单元处与第一字线相交的第一存储单元串；第二块，该第二块包括在第二存储单元处与第二字线相交的第二存储单元串；位线，该位线可电连接到第一串和第二串；以及控制器，该控制器被配置为以升高的电压将编程脉冲施加到第一字线和第二字线，以对第一存储单元和第二存储单元进行同时编程。

【技术实现步骤摘要】
【国外来华专利技术】非易失性存储器装置的多个单元的同时编程
在各种实施方案中，本公开涉及存储装置，并且更具体地，涉及用于对非易失性存储装置的多个单元进行同时编程的系统和方法。
技术介绍
许多数据存储装置诸如闪存存储器装置将数据存储在非易失性介质的单元中。可改变每个单元的物理特性，诸如存储的电荷、电压、材料相位、电阻、磁化等，以对数据进行编码。单元的物理特性可在一定范围内变化，该范围可被分成离散状态，使得不同状态对应于不同数据值。感测单元的物理特性是否满足其范围内的一个或多个读取阈值(例如，电压阈值、电阻率阈值等)可确定单元的状态，从而允许恢复存储的数据值。非易失性存储器类型包括但不限于ReRAM、忆阻器存储器、可编程金属化单元存储器、相变存储器(PCM、PCME、PRAM、PCRAM、双向统一存储器、硫属化物RAM或C-RAM)、NAND闪存存储器(例如，2DNAND闪存存储器、3DNAND闪存存储器)、NOR闪存存储器、纳米随机存取存储器(纳米RAM或NRAM)、基于纳米晶体线的存储器、基于硅氧化物的亚10纳米工艺存储器、石墨烯存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)、可编程金属化单元(PMC)、导电桥接RAM(CBRAM)、磁阻RAM(MRAM)、自旋转移矩(STT)MRAM、自旋轨道矩SOT-MRAM、磁存储介质(例如，硬盘、磁带)、光存储介质等。在用于对保留电荷中的信息进行编码的非易失性存储器类型中，可使用各种充电和/或电荷保留技术，包括但不限于浮栅和电荷俘获技术。在上述技术的许多中，不同块中的存储单元在单独的操作中进行编程。在一些情况下，在多级单元(MLC)中存储数据之前，将多个数据副本临时写入对应的存储单元组。MLC单元的示例包括三级单元(TLC)、四级单元(QLC)、五级单元等。如果临时存储的数据被写入不同容量的单元，诸如单级单元(SLC)，则单元压缩操作等可用于使用SLC单元中的临时存储的数据来组合多个位，以向MLC单元提供待编码的值。单独写入和验证临时副本的常规方法增加了编码MLC单元所需的时间和步骤数。
技术实现思路
本专利技术提供了用于对一个或多个非易失性存储器元件的多个存储单元进行同时编程的设备和方法。本专利技术提供了用于对一个或多个非易失性存储器元件的多个存储单元进行同时编程的设备和方法。在一个示例中，存储器管芯包括：被布置成第一块和第二块的一组非易失性存储单元，该第一块包括在第一存储单元处与第一字线相交的第一存储单元串，该第二块包括在第二存储单元处与第二字线相交的第二存储单元串；位线，该位线可电连接到第一串和第二串；以及控制器，该控制器被配置为将编程脉冲同时施加到第一字线和第二字线，以将第一存储单元和第二存储单元同时编程为公共目标阈值电压。在另一个示例中，控制器被进一步配置为，在将编程脉冲同时施加到第一字线和第二字线之后，将验证脉冲同时施加到第一字线和第二字线，响应于验证脉冲的施加而感测流过第一存储单元和第二存储单元中的一者的电流，以同时确定第一存储单元和第二存储单元中的一者未被正确编程，并且响应于确定第一存储单元和第二存储单元中的一者未被正确编程，发起第一存储单元和第二存储单元的单独编程。在一个示例性实施方案中，第一存储单元和第二存储单元的单独编程包括将常规编程操作应用于第一存储单元，并且在验证第一存储单元被正确编程之后，将常规编程操作应用于第二存储单元。在一个示例中，控制器被进一步配置为，在将常规编程脉冲施加到第二单元之后，将第二验证脉冲施加到第一存储单元，响应于第二验证脉冲的施加而感测流过第一存储单元和第二存储单元中的一者的电流，以确定第一存储单元被正确编程，在将第二验证脉冲施加到第一存储单元之后，将第三验证脉冲施加到第二存储单元，并且响应于第三验证脉冲的施加而感测流过第一存储单元和第二存储单元中的一者的电流，以确定第二存储单元被正确编程。在另一个示例中，控制器被进一步配置为确定第一存储单元被正确编程，响应于确定第一存储单元被正确编程而从第一存储单元读取数据，并且在从第一存储单元读取数据之后，重写第一存储单元和第二存储单元。在一个示例性实施方案中，控制器被进一步配置为从第一存储单元和第二存储单元中的一者读取数据，并且使用该数据在单元压缩操作中对多级单元进行编程。一般来讲，单元压缩(又称存储器单元)操作是采用存储在保持一个或多个数据值的单元中的数据值并将该数据值移动到保持比初始存储器单元中保持的数据值数量更多的数据值的单元的操作。例如，在一个实施方案中，单元压缩操作是SLC-TLC单元压缩，这意味着保持单个数据值的存储器单元中的数据值以组合编码存储到保持三个数据值的单个存储器单元中。在其他示例中，单元压缩是SLC-MLC、MLC-QLC、TLC-QLC、SLC-QLC等，如本领域技术人员应当理解的那样。在另一个示例性实施方案中，第二块在该组非易失性存储单元的与第一块分开的物理部分中。在一个示例中，一种设备包括：被布置成第一块和第二块的一组非易失性存储单元，该第一块和第二块中的每一者电连接到一组位线，第一块包括第一字线并且第二块包括第二字线；选择电路，该选择电路被配置为对第一块中的第一组存储单元和第二块中的第二组存储单元进行电选择；以及编程电路，该编程电路被配置为在升高的电压下将编程脉冲施加到第一字线和第二字线，以在单个脉冲中将相同数据同时写入第一组存储单元和第二组存储单元。在另一个示例中，该设备还包括验证电路，该验证电路被配置为将验证脉冲施加到第一字线和第二字线，响应于验证脉冲的施加而感测流过连接到所述一组位线的相应存储单元的电流，以同时确定第一组存储单元和第二组存储单元中的一者未被正确编程，并且响应于确定第一组存储单元和第二组存储单元中的一者未被正确编程，对第一组存储单元和第二组存储单元进行单独编程。在另一个示例性实施方案中，第二块从第一块物理地位移。在一个示例中，一种系统包括：被布置成串的一组非易失性存储单元，所述串可连接到位线并且包括每个存储单元的字线；以及控制器，该控制器被配置为通过设置选择栅极晶体管来对位线进行电选择，从而将数据同时写入串中的两个存储单元，将对应于串中的第一存储单元的第一字线与对应于串中的第二存储单元的第二字线电连接，并且将编程脉冲同时施加到所连接的字线，以将数据同时写入第一存储单元和第二存储单元。在另一个示例中，控制器被进一步配置为，在将编程脉冲同时施加到第一字线和第二字线之后，将验证脉冲施加到第一字线和第二字线，响应于验证脉冲的施加而感测流过第一存储单元和第二存储单元中的一者的电流，以同时确定第一存储单元和第二存储单元中的一者未被正确编程，并且响应于确定第一存储单元和第二存储单元中的一者未被正确编程，对第一存储单元和第二存储单元进行单独编程。在另一个示例性实施方案中，控制器被进一步配置为确定第一存储单元被正确编程，响应于确定第一存储单元被正确编程而从第一存储单元读取数据，并且在从第一存储单元读取数据之后，重写第一存储单元和第二存储单元。在一个示例中，控制器被本文档来自技高网...

【技术保护点】
1.一种存储器管芯，包括：/n一组非易失性存储单元，所述一组非易失性存储单元被布置成：/n第一擦除块，所述第一擦除块包括在第一存储单元处与第一字线相交的第一存储单元串；和/n第二擦除块，所述第二擦除块包括在第二存储单元处与第二字线相交的第二存储单元串；/n位线，所述位线能够电连接到所述第一串和所述第二串；以及/n控制器，所述控制器被配置为将编程脉冲同时施加到所述第一字线和所述第二字线，以将所述第一存储单元和所述第二存储单元同时编程为公共目标阈值电压。/n

【技术特征摘要】
【国外来华专利技术】20180629 US 16/024,0021.一种存储器管芯，包括：
一组非易失性存储单元，所述一组非易失性存储单元被布置成：
第一擦除块，所述第一擦除块包括在第一存储单元处与第一字线相交的第一存储单元串；和
第二擦除块，所述第二擦除块包括在第二存储单元处与第二字线相交的第二存储单元串；
位线，所述位线能够电连接到所述第一串和所述第二串；以及
控制器，所述控制器被配置为将编程脉冲同时施加到所述第一字线和所述第二字线，以将所述第一存储单元和所述第二存储单元同时编程为公共目标阈值电压。


2.根据权利要求1所述的存储器管芯，其中所述控制器被进一步配置为：
在将所述编程脉冲同时施加到所述第一字线和所述第二字线之后，将验证脉冲施加到所述第一字线和所述第二字线；
感测以检测电流是否在所述第一存储单元和所述第二存储单元中的一者处流动，从而确定所述第一存储单元和所述第二存储单元中的一者未被正确编程。


3.根据权利要求1所述的存储器管芯，其中响应于确定所述第一存储单元和所述第二存储单元中的一者未被正确编程，所述控制器被进一步配置为在第一常规编程操作中对所述第一存储单元进行编程并且在第二常规编程操作中对所述第二存储单元进行编程。


4.根据权利要求1所述的存储器管芯，其中所述编程脉冲超过18伏。


5.根据权利要求1所述的存储器管芯，其中所述控制器将所述编程脉冲同时施加到相应块中的一组两个或更多个字线，以对所述相应块的每一个中的附加存储单元进行同时编程。


6.根据权利要求1所述的存储器管芯，其中所述控制器被进一步配置为：
确定所述第一存储单元被正确编程；
响应于确定所述第一存储单元被正确编程，从所述第一存储单元读取数据；以及
在从所述第一存储单元读取所述数据之后，重写所述第一存储单元和所述第二存储单元。


7.根据权利要求1所述的存储器管芯，其中所述控制器被进一步配置为：
从所述第一存储单元和所述第二存储单元中的一者读取数据；以及
使用所述数据在单元压缩操作中对多级单元进行编程。


8.根据权利要求1所述的存储器管芯，其中所述第二擦除块位于所述一组非易失性存储单元的与所述第一擦除块分开的物理部分中。


9.一种设备，包括：
被布置成第一擦除块和第二擦除块的一组非易失性存储单元，每个擦除块电连接到一组位线，所述第一擦除块包括第一字线，并且所述第二擦除块包括第二字线；和
选择电路，所述选择电路被配置为对所述第一擦除块中的第一组存储单元和所述第二擦除块中的第二组存储单元进行电选择；以及
编程电路，所述编程电路被配置为将单个脉冲中的编程脉冲施加到所述第一字线和所述第二字线，以将相同数据值同时写入所述第一组存储单元和所述第二组存储单元。


10.根据权利要求9所述的设备，还包括验证电路，所述验证电路被配置为：
将验证脉冲施加到所述第一字线和所述第二字线；
响应于所述验证脉冲的施加，感测流过所述一组位线中的相应位线的电流，以同时确定所述第一组存储单元和所述第二组存储单元中的一者未被正确编程。


11.根据权利要求10所述的设备，其中响应于确定所述第一组存储单元和所述第二组存储单元中的一者未被正确编程，在单独的常规编程操作中对所述第一组存储单元和所述第二组存储单元进行编程。


12.根据权利要求9所述的设备，其中：
所述第一擦除块的所述非易失性存储单元被配置为在单个第一操作中一起擦除，并且
所述第二擦除块的所述非易失性存储单元被配置为在与所述第一操作分开且不同的单个第二操作中一起擦除。


13.根据权利要求9所述的设备，其中所述第二擦除块与所述第一擦除块物理地分开。


14.一种系统，包括：
被布置成NAND串的一组非易失性存储单元，所述NAND串能够连接到位线并且包括每个存储单元的字线；和<...

【专利技术属性】
技术研发人员：X·杨，A·李，G·J·海明克，大和田·健，T·米瓦，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国;US