存储器的测试电路和测试方法技术

本申请提供了一种存储器的测试电路和测试方法。存储器包括至少一个存储单元，存储单元包括第一端和第二端，该测试电路包括：电流施加单元，电流施加单元的两端分别与第一端和第二端电连接，电流施加单元用于向存储单元提供恒定电流；电压读取单元，电压读取单元的两端分别与第一端和第二端电连接，电压读取单元用于读取存储单元在恒定电流时的电压。该测试电路的电流施加单元向存储单元提供恒定的电流，使得存储单元在恒定的电流下工作，电压读取单元读取存储单元在恒定电流时的电压，这样利用恒定电流和读取得到的电压就可以计算得到存储单元的电阻，该电阻仅为存储单元的电阻，不包括串联的其他寄生电阻。

【技术实现步骤摘要】
存储器的测试电路和测试方法
本申请涉及存储器领域，具体而言，涉及一种存储器的测试电路和测试方法。
技术介绍
传统的MRAM阵列和芯片级嵌入式MRAM阵列的测试电路都是在源极线(SourceLine，简称SL)端和位线(BitLine，简称BL)端之间施加读取电压，进行电流读取，并根据电压和电流计算电阻，具体可以参见图1。这种方法缺点在于BL端和SL端实际上通过铜线连接到阵列内部的铜线，并且，一般经过decoder/MUX寻址电路中的若干MOS管02后才可到达MTJ位元01，检测电路上串联了极大的寄生电阻03，尤其在线宽越来越小，阵列密度越来越大的情况下，大大的降低了有效磁性隧道磁阻(TMR)，读出放大器的精度变差。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种存储器的测试电路和测试方法，以解决现有技术中的存储器的存储单元的电阻的检测精度不高的问题。...

【技术保护点】
1.一种存储器的测试电路，所述存储器包括至少一个存储单元(10)，所述存储单元(10)包括第一端和第二端，其特征在于，所述测试电路包括：/n电流施加单元，所述电流施加单元的两端分别与所述第一端和所述第二端电连接，电流施加单元用于向所述存储单元(10)提供恒定电流；/n电压读取单元，所述电压读取单元的两端分别与所述第一端和所述第二端电连接，所述电压读取单元用于读取所述存储单元(10)在恒定电流时的电压。/n

【技术特征摘要】
1.一种存储器的测试电路，所述存储器包括至少一个存储单元(10)，所述存储单元(10)包括第一端和第二端，其特征在于，所述测试电路包括：
电流施加单元，所述电流施加单元的两端分别与所述第一端和所述第二端电连接，电流施加单元用于向所述存储单元(10)提供恒定电流；
电压读取单元，所述电压读取单元的两端分别与所述第一端和所述第二端电连接，所述电压读取单元用于读取所述存储单元(10)在恒定电流时的电压。


2.根据权利要求1所述的测试电路，其特征在于，所述电流施加单元包括电流源(70)，所述电流源(70)的两端分别与所述第一端和所述第二端电连接，所述电压读取单元包括电压表(80)，所述电压表(80)的两端分别与所述第一端和所述第二端电连接。


3.根据权利要求2所述的测试电路，其特征在于，所述存储器包括多个以阵列方式分布的所述存储单元(10)，
所述电流施加单元还包括：
第一选择器(20)，包括两个第一输出端和两个第一输入端，两个所述第一输出端分别与预定的所述存储单元(10)的所述第一端和所述第二端电连接，两个所述第一输入端分别与所述电流源(70)的两端电连接；
电压读取单元还包括：
第二选择器(30)，包括两个第二输出端和两个第二输入端，两个所述第二输入端分别与预定的所述存储单元(10)的所述第一端和所述第二端电连接，两个所述第二输出端分别与所述电压表(80)的两端电连接。


4.根据权利要求3所述的测试电路，其特征在于，各所述存储单元(10)包括驱动器(11)和与所述驱动器(11)电连接的存储电阻(12)，所述第二选择器(30)包括多个并联的开关，所述开关与所述驱动器(11)一一对应串联。


5.根据权利要求4所述的测试电路，其特征在于，
所述电流施加单元还包括：第一译码器(40)，与所述第一选择器(20)电连接，所述第一译码器(40)用于产生第一选择信号并传输至所述第一选择器(20)，所述第一选择信号用于选择预定的所述存储单元(10)；
所述测试电路还包括：第二译码器(50)，与所述存储器电连接，所述第二译码器(50)用于产生第二选择信号并传输至所述存储器，所述第二选择信号用于控制预...

【专利技术属性】
技术研发人员：刘少鹏，熊宝玉，
申请(专利权)人：中电海康集团有限公司，浙江驰拓科技有限公司，
类型：发明
国别省市：浙江;33