加速存储器装置修剪初始化制造方法及图纸

本文描述了用于加速存储器装置修剪初始化的装置和技术。存储器装置的初始化可以由所述存储器装置启动。可以在所述存储器装置处从控制器接收加速修剪命令。所述存储器装置可以响应于接收到所述加速修剪命令而禁止设定修剪。在此，预期所述修剪由所述控制器设定。所述存储器装置然后在所述控制器设定所述修剪之后可以完成所述初始化。

【技术实现步骤摘要】
加速存储器装置修剪初始化
本申请涉及存储器装置。
技术介绍
存储器装置通常被提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包括易失性存储器和非易失性存储器。易失性存储器需要电力来维护其数据，并且包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器在不通电时可以保留存储的数据，并且包括快闪存储器、只读存储器(ROM)、电可擦可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，诸如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)等等。快闪存储器用作广泛的电子应用的非易失性存储器。快闪存储器装置通常包括一或多组单晶体管、浮动栅极或电荷捕获存储器单元，其实现了高存储器密度、高可靠性和低功耗。两种常见类型的快闪存储器阵列架构包括NAND和NOR架构，它们以逻辑形式命名，每种架构的基本存储器单元以本文档来自技高网...

【技术保护点】
1.一种用于加速存储器装置修剪初始化的存储器装置，所述存储器装置包括：/n接口，其用于从控制器接收加速修剪命令；和/n处理电路系统，其用于：/n启动所述存储器装置的初始化；/n响应于接收到所述加速修剪命令而禁止设定修剪，所述修剪由所述控制器设定；以及/n在所述控制器设定所述修剪之后完成所述存储器装置的所述初始化。/n

【技术特征摘要】
20181228 US 16/235,9251.一种用于加速存储器装置修剪初始化的存储器装置，所述存储器装置包括：
接口，其用于从控制器接收加速修剪命令；和
处理电路系统，其用于：
启动所述存储器装置的初始化；
响应于接收到所述加速修剪命令而禁止设定修剪，所述修剪由所述控制器设定；以及
在所述控制器设定所述修剪之后完成所述存储器装置的所述初始化。


2.根据权利要求1所述的存储器装置，其中所述加速修剪命令是两种类型的加速修剪命令中的一个，第一类型是部分类型，而第二类型是完整类型。


3.根据权利要求2所述的存储器装置，其中所述加速修剪命令是完整类型，并且其中为了禁止设定修剪，所述处理电路系统被配置为禁止设定所有修剪。


4.根据权利要求2所述的存储器装置，其中所述加速修剪命令是部分类型，并且其中为了禁止设定修剪，所述处理电路系统被配置为禁止设定所有修剪的子集。


5.根据权利要求4所述的存储器装置，其中所有修剪的所述子集是并非特定于所述存储器装置的修剪。


6.根据权利要求5所述的存储器装置，其中所述处理电路系统被配置为加载特定于所述存储器装置的修剪。


7.根据权利要求4所述的存储器装置，其中所述接口被配置为：
从所述控制器接收第二加速修剪命令，所述第二加速修剪命令是部分类型；和
响应于所述控制器未能设定第二次修剪而接收第三加速修剪命令；并且
其中所述处理电路系统被配置为：
启动所述存储器装置的第二次初始化；
响应于接收到所述第二加速修剪命令而禁止设定所述第二次修剪；
响应于接收到所述第三加速修剪命令而设定所述第二次修剪；以及
在设定所述第二次修剪之后完成所述存储器装置的所述第二次初始化。


8.根据权利要求1所述的存储器装置，其中所述接口被配置为从所述控制器接收启用修剪命令以发信号通知所述控制器已经设定所述修剪，并且其中所述处理电路系统被配置为在接收到所述启用修剪命令之后完成所述存储器装置的所述初始化。


9.根据权利要求1所述的存储器装置，其中所述接口被配置为接收修剪读取命令，并且其中所述处理电路系统被配置为响应于接收到所述修剪读取命令而提供存储在所述存储器装置上的修剪数据。


10.根据权利要求9所述的存储器装置，其中所述修剪读取命令不指定地址。


11.根据权利要求9所述的存储器装置，其中所述修剪读取命令的发布者不能寻址所述存储器装置中存储所述修剪数据的位置。


12.一种用于加速存储器装置...

【专利技术属性】
技术研发人员：F·罗里，C·切拉福利，G·卡列洛，J·帕里，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US