可变读取错误码校正制造技术

本申请涉及可变读取错误码校正。本发明专利技术描述用于存储装置中的可变读取处理量控制的装置和技术。可从读取接收位，所述读取是指派给读取的若干类型中的一个类型。可基于所述类型设置低密度奇偶校验LDPC迭代最大值。可执行LDPC迭代直到所述LDPC迭代最大值，且响应于所述LDPC迭代达到所述LDPC迭代最大值而用信号通知读取失败。

【技术实现步骤摘要】
可变读取错误码校正
本申请涉及存储器装置。
技术介绍
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未供电时保存存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)等等。快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每个存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活所述存储器单元。在NOR架构半导体存储器阵列中，在激活后，所选存储器单元使其数据值置于位线上，从而依据对特定单元编程时的状态来使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每个群组的未选存储器单元的栅极的字线，以使每个群组的未选存储器单元作为传递晶体管操作(例如，以不受其存储的数据值限制的方式传递电流)。电流随后从源极线通过每个串联耦合的群组流动到位线，仅受每个群组中的所选存储器单元限制，从而使所选存储器单元的当前经编码数据值置于位线上。NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个别地或共同地编程到一个或数个经编程状态。举例来说，单层级单元(SLC)可表示两个经编程状态(例如，1或0)中的一者，从而表示一位数据。然而，快闪存储器单元还可表示多于两个经编程状态中的一者，从而允许在不增大存储器单元数目的情况下制造较高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两位数据(例如，四个经编程状态中的一者)的存储器单元，三层级单元(TLC)可指每单元可存储三位数据(例如，八个经编程状态中的一者)的存储器单元，且四层级单元(QLC)可每单元存储四位数据。MLC在本文中以其较广泛情形使用，可指每单元可存储多于一位数据(即，可表示多于两个经编程状态)的任何存储器单元。传统存储器阵列是布置在半导体衬底表面上的二维(2D)结构。为了增大给定面积的存储器容量且减小成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，如3DNAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。此类3DNAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中，串可“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动器(SSD)、通用快闪存储(UFS0)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC0)等。SSD可尤其用作计算机的主存储装置，其在例如性能、大小、重量、坚固性、操作温度范围和功耗方面具有优于带有移动部分的传统硬盘驱动器的优势。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。SSD可包含数个存储器装置，包含数个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成数个物理页面的数个存储器单元块。在许多实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，所述存储器操作例如是在存储器装置与主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
技术实现思路
本公开的一个实施例涉及一种用于可变读取错误码校正(ECC)的控制器。所述控制器包括：接口，其从读取接收位，所述读取为某一类型，所述类型是指派给读取的若干类型中的一个类型；以及ECC组件，其用以：基于所述类型设置低密度奇偶校验(LDPC)迭代最大值；执行LDPC迭代直到所述LDPC迭代最大值；以及响应于所述LDPC迭代达到所述LDPC迭代最大值而用信号通知读取失败。本公开的另一实施例涉及一种用于可变读取错误码校正(ECC)的方法，所述方法包括：从读取接收位，所述读取为某一类型，所述类型是指派给读取的若干类型中的一个类型；基于所述类型设置低密度奇偶校验(LDPC)迭代最大值；执行LDPC迭代直到所述LDPC迭代最大值；以及响应于所述LDPC迭代达到所述LDPC迭代最大值而用信号通知读取失败。本公开的又一实施例涉及一种机器可读媒体。所述机器可读媒体包含指令，所述指令在由机器执行时使所述机器执行上述方法。本公开的再一实施例涉及一种系统。所述系统包含用以执行上述方法的构件。附图说明在未必按比例绘制的图中，相似编号在不同视图中可描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。各图通过举例而非限制性地总体上说明本文件中所论述的各种实施例。图1说明包含存储器装置的环境的实例。图2说明针对读取使用错误码校正本文档来自技高网...

【技术保护点】
1.一种用于可变读取错误码校正ECC的控制器，所述控制器包括：/n接口，其从读取接收位，所述读取为某一类型，所述类型是指派给读取的若干类型中的一个类型；以及/nECC组件，其用以：/n基于所述类型设置低密度奇偶校验LDPC迭代最大值；/n执行LDPC迭代直到所述LDPC迭代最大值；以及/n响应于所述LDPC迭代达到所述LDPC迭代最大值而用信号通知读取失败。/n

【技术特征摘要】
20181228 US 16/235,1711.一种用于可变读取错误码校正ECC的控制器，所述控制器包括：
接口，其从读取接收位，所述读取为某一类型，所述类型是指派给读取的若干类型中的一个类型；以及
ECC组件，其用以：
基于所述类型设置低密度奇偶校验LDPC迭代最大值；
执行LDPC迭代直到所述LDPC迭代最大值；以及
响应于所述LDPC迭代达到所述LDPC迭代最大值而用信号通知读取失败。


2.根据权利要求1所述的控制器，其中所述LDPC迭代最大值实施读取处理量的性能改变。


3.根据权利要求1所述的控制器，其中所述接口经配置以从第二读取接收所述位，所述第二读取为所述若干类型中的第二类型；且其中所述ECC组件经配置以：
基于所述第二类型设置第二LDPC迭代最大值；
执行第二LDPC迭代直到所述第二LDPC迭代最大值；以及
响应于所述第二LDPC迭代达到所述第二LDPC迭代最大值而用信号通知读取失败。


4.根据权利要求3所述的控制器，其中所述第二类型是读取错误类型。


5.根据权利要求3所述的控制器，其中所述第二LDPC迭代最大值是所述LDPC迭代最大值的倍数。


6.根据权利要求3所述的控制器，其中所述第二读取是在响应于所述LDPC迭代达到所述LDPC迭代最大值的所述读取失败之后的读取错误处理操作的结果。


7.根据权利要求3所述的控制器，其中为了响应于所述第二LDPC迭代达到所述第二LDPC迭代最大值而用信号通知所述读取失败，所述ECC组件经配置以引发读取试验操作。


8.根据权利要求1所述的控制器，其中所述类型是性能类型。


9.根据权利要求1所述的控制器，其中所述接口经配置以从第三读取接收位，所述第三读取为所述类型；且其中所述ECC组件经配置以：
基于所述类型设置所述LDPC迭代最大值；
执行比所述LDPC迭代最大值更少的所述LDPC迭代；以及
响应于所述LDPC迭代在达到所述LDPC迭代最大值之前终止而用信号通知读取成功。


10.一种用于可变读取错误码校正ECC的方法，所述方法包括：
从读取接收位，所述读取为某一类型，所述类型是指派给读取的若干类型中的一个类型；
基于所述类型设置低密度奇偶校验LDPC迭代最大值；

【专利技术属性】
技术研发人员：罗贤钢，罗婷，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US