内存接口时序分析方法及系统技术方案

本发明专利技术公开了内存接口时序分析方法及系统，属于通信技术领域。本发明专利技术内存接口时序分析方法及系统可依据内存接口对应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图，从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接口的最佳位置信息(最佳设定参数)的目的。

【技术实现步骤摘要】
内存接口时序分析方法及系统
本专利技术涉及通信
，尤其涉及一种内存接口时序分析方法及系统。
技术介绍
随着时代技术进步，当前微机系统对DDR(DoubleDataRate，双倍数据速率)存储器接口技术的要求也越来越高。DDR存储器接口标准也从初代DDR逐渐演进，如：DDR2，DDR3，DDR4，DDR5(还有低功耗LP类型)等。相对于初代的DDR内存颗粒，速率带宽以及能耗标准都有了极大的提高。为满足高性能的需求，DDR接口对信号眼图的眼宽和眼高质量的要求也越发严苛。因此，在生成过程中需要对整个DDR存储器接口设计考虑更全面充分。接口设计中最重要的一个环节就是保证接口的信号余量需求。信号眼图是衡量高速信号完整性的一个核心指标，通过眼图能够直观地评估接口的余量特性。在实际应用中，获取的信号眼图可能非常复杂，例如：眼图塌陷、多眼或者边缘亚稳态或者梯形，菱形眼等复杂情况。目前的分析方法能够对标准的眼图进行准确分析获取接口的最佳设定参数，最大化的提高信号余量。但是，对于复杂的眼图，现有的分析方法很难获取完整眼图及接口的最佳设定参数。
技术实现思路
针对现有眼图分析方法无法适应复杂眼图的问题，现提供一种旨在可自适应不同的眼图，能够准确获取接口的最佳设定参数的内存接口时序分析方法及系统。本专利技术提供了一种内存接口时序分析方法，包括：获取内存接口的第一信号眼图；根据所述内存接口对应的标准眼高，确定步进偏移值；根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；将两个信号眼图叠加，获取重叠区域的第二信号眼图；根据所述第二信号眼图，获取所述内存接口的最佳位置信息。优选的，获取内存接口的第一信号眼图，包括：根据所述内存接口的寄存器调节范围，确定扫描高度；将所述内存接口的信号周期长度作为扫描宽度；根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第一信号眼图。优选的，所述步进偏移值是所述标准眼高的二分之一。优选的，根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图，包括：根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。优选的，根据所述第二信号眼图，获取所述内存接口的最佳位置信息，包括：对所述第二信号眼图进行分析，获取眼图最宽区域；将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。本专利技术还提供了一种内存接口时序分析系统，包括：获取单元，用于获取内存接口的第一信号眼图；确定单元，用于根据所述内存接口对应的标准眼高，确定步进偏移值；平移单元，用于根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；控制单元，用于将两个信号眼图叠加，获取重叠区域的第二信号眼图；分析单元，用于根据所述第二信号眼图，获取所述内存接口的最佳位置信息。优选的，所述获取单元用于根据所述内存接口的寄存器调节范围，确定扫描高度；所述获取单元还用于将所述内存接口的信号周期长度作为扫描宽度；所述获取单元还用于根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第一信号眼图。优选的，所述步进偏移值是所述标准眼高的二分之一。优选的，所述平移单元用于根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；所述平移单元还用于根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。优选的，所述分析单元用于对所述第二信号眼图进行分析，获取眼图最宽区域；所述分析单元用于还用于将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。上述技术方案的有益效果：本技术方案中，内存接口时序分析方法及系统可依据内存接口对应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图，从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接口的最佳位置信息(最佳设定参数)的目的。附图说明图1为利用传统方法获取眼图最佳点的示意图；图2为根据JEDEC的矩形需求获取的眼图最佳点的示意图；图3为本专利技术所述的内存接口时序分析方法的一种实施例的流程图；图4为本专利技术获取内存接口的第一信号眼图的一种实施例的流程图；图5a-图5d为对信号眼图进行分析的示意图；图6为本专利技术所述的内存接口时序分析系统的一种实施例的模块图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。Datatraining(数据训练)二维眼图的获取过程为：通过移动接收器的输入参考电平以及输入输出信号的延时，依据读写判断数据是否正确，从而得到信号的二维点阵图，基于二维点阵图绘制眼图。但实际的信号眼图可能非常复杂，例如：眼图塌陷、多眼、边缘亚稳态、梯形(不规则梯形)及菱形眼等复杂情况。传统获取眼图的方法为：选取一个原始参考点(通过猜测或者一些理论计算)，确保此原始参考点在可工作的范围内，然后从该参考点开始往上调整vref(接收器输入参考电平)；对于每一个vref点，需将数据延时(delay)往前移动，以获取最小可工作延时点，再从参考点往后增加delay找到最大可工作延时点，直至扫描到一个可工作的区域眼图。获取眼图中上下最高、最低点的参考电压vref中间值，获取参考电压vref中间值对应的数据延时左右边界的中间值，从而获取眼图的最佳点。然而，由于传统获取眼图的方法处理简单，对实际波形的情况预估不足，因此存在很多缺陷。具体如下：(1)对信号亚稳态的处理存在先天不足。初始部分需要透过猜测或者计算获取原始正常工作点，如果原始点不准确会导致初始训练(training)失败；(2)无法有效对复杂波形处理。在扫描时，当探测到一个初始水平通过宽度后就会退出当前行的扫描，获取到的眼图和实际波形容易不匹配；例如：若实际眼图形状存在多眼时，可能无法准确获取到最大眼。为了克服上述缺陷，可采用对数据加权的方法，具体地，可会对眼高vref的余量和眼宽delay余量做加权统计，设定不同权重选择最大权重和对应的二维点做为最终最优值。然而，对数据加权的方法复杂多变，难以自适应各种不规则形状的眼图，且未全面考虑电子工业协会(JEDEC)对眼高的需求，从而无法保证获取的最优质值能够最大化的体现信号完整性余量。如图1所示，图中A,B是利用传统方法获取眼图的方法获取的眼图最佳点。图2中C是根据JEDEC的矩形需本文档来自技高网...

【技术保护点】
1.一种内存接口时序分析方法，其特征在于，包括：/n获取内存接口的第一信号眼图；/n根据所述内存接口对应的标准眼高，确定步进偏移值；/n根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；/n将两个信号眼图叠加，获取重叠区域的第二信号眼图；/n根据所述第二信号眼图，获取所述内存接口的最佳位置信息。/n

【技术特征摘要】
1.一种内存接口时序分析方法，其特征在于，包括：
获取内存接口的第一信号眼图；
根据所述内存接口对应的标准眼高，确定步进偏移值；
根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；
将两个信号眼图叠加，获取重叠区域的第二信号眼图；
根据所述第二信号眼图，获取所述内存接口的最佳位置信息。


2.根据权利要求1所述的内存接口时序分析方法，其特征在于，获取内存接口的第一信号眼图，包括：
根据所述内存接口的寄存器调节范围，确定扫描高度；
将所述内存接口的信号周期长度作为扫描宽度；
根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第一信号眼图。


3.根据权利要求1所述的内存接口时序分析方法，其特征在于，所述步进偏移值是所述标准眼高的二分之一。


4.根据权利要求1所述的内存接口时序分析方法，其特征在于，根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图，包括：
根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；
根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。


5.根据权利要求1所述的内存接口时序分析方法，其特征在于，根据所述第二信号眼图，获取所述内存接口的最佳位置信息，包括：
对所述第二信号眼图进行分析，获取眼图最宽区域；
将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳...

【专利技术属性】
技术研发人员：叶佳星，傅祥，欧阳志光，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：上海;31