封装方法及封装结构技术

本发明专利技术提供一种封装方法及封装结构，所述封装方法，首先采用晶圆级封装方式将具有第一电学连接端点、第一器件组件的第一晶圆和具有第二电学连接端点、第二器件组件的第二晶圆键合，并进行切割而形成呈阶梯型的晶片，且该晶片中的第二电学连接端点和第一电学连接端点呈阶梯状分布，再将所述晶片键合到具有第三电学连接端点和第三器件组件的第三晶圆上，且该晶片暴露出所述第三电学连接端点，由此使得第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状分布，由此，可以降低重布线结构的制作工艺难度和封装成本，且能实现一种多种器件集成封装的三维封装方案，有利于提高产品集成度。

Packaging method and structure

【技术实现步骤摘要】
封装方法及封装结构
本专利技术涉及封装
，尤其涉及一种封装方法及封装结构。
技术介绍
微机电系统((Micro-Electro-MechanicalSystem，MEMS)器件具有小型化、集成化、高性能、低成本的特点，已广泛用于汽车、航空航天、卫星导航、信号处理、生物学等领域。但多数MEMS器件需要在真空环境或者惰性气体气密环境下工作，然而管壳级的真空封装成本高，不能满足MEMS器件低成本需求。近年来，随着MEMS器件的发展，逐渐发展起来晶圆级真空封装工艺技术，极大地降低了MEMS器件封装成本。请参考图1所示，一种采用两片晶圆对MEMS器件进行晶圆级真空封装方法包括如下步骤：首先，将具有凹槽103结构的盖帽晶圆(Capwafer)104与制备完MEMS器件102的待封装晶圆101进行对准；然后，在真空环境下将盖帽晶圆104向下与待封装晶圆101进行键合，盖帽晶圆104用来完成器件的封盖，且凹槽103构成MEMS器件102的封装空腔，由此完成对该MEMS器件102的晶圆级真空封装；之后，再通过划片形成独立的封装好的MEMS器件。请参考图2所示，另一种采用三片晶圆对MEMS器件进行晶圆级真空封装方法包括如下步骤：首先，在真空环境下，将制备完MEMS器件102的待封装晶圆101的第二面与一具有CMOS元件100a的CMOS晶圆100对准并键合；然后，在真空环境下，将一具有凹槽103结构的盖帽晶圆104与所述待封装晶圆101的第一面进行对准并键合，通过凹槽103构成MEMS器件102的封装空腔，从而完成对该MEMS器件102的晶圆级真空封装；之后，再通过划片形成独立的封装好的MEMS器件。研究发现，上述两种MEMS器件的封装方法存在以下缺陷：1、封装成本较高，不能满足市场竞争；2、需在图1所示的盖帽晶圆104或图2所述的CMOS晶圆100上制备所有需要外露的电学连接端点，增加了这些电学连接端点及其上连接的重布线层的制作工艺难度，降低了重布线结构的电气可靠性；3、需要在一个待封装晶圆101上制作所需的MEMS器件的所有部分或者制备所需要的各种MEMS器件，以及需要在图1所示的待封装晶圆101或图2所示的CMOS晶圆100上制备支持所述MEMS器件操作的所有电路结构，当MEMS器件趋于复杂化时，制作工艺难度越来越大。
技术实现思路
本专利技术的目的在于提供一种封装方法及封装结构，有利于简化重布线层的制作工艺，降低器件制作工艺难度以及封装成本，提高电气连接性能和产品集成度。为了实现上述目的，本专利技术提供一种封装方法，包括以下步骤：提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，将所述晶片键合到所述第三晶圆的所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆所述晶片和所述第三电学连接端点；以及，形成重布线结构于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。本专利技术还提供一种封装结构，包括一第三晶圆、呈阶梯型的晶片、一封装层以及一重布线结构，其中，所述呈阶梯型的晶片包括具有第一器件组件的第一晶圆部分和具有第二器件组件的第二晶圆部分，所述第一晶圆部分具有相背设置的第一面和第二面且所述第一晶圆部分的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆部分具有相背设置的第一面和第二面且所述第二晶圆部分的第一面上设有与所述第二器件组件电连接的第二电学连接端点，所述第一晶圆部分的第二面键合到所述第二晶圆部分的第一面上，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；所述第三晶圆具有第三器件组件以及一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，所述晶片的所述第二晶圆部分的第二面键合到所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；所述封装层形成于所述第三晶圆的键合表面上且至少包覆所述晶片和所述第三电学连接端点；以及，所述重布线结构形成于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。与现有技术相比，本专利技术的技术方案具有以下有益效果：1、本专利技术的封装方法，首先采用晶圆级封装方式将具有第一电学连接端点、第一器件组件的第一晶圆和具有第二电学连接端点、第二器件组件的第二晶圆键合，并进行切割而形成呈阶梯型的晶片，且该晶片中的第二电学连接端点和第一电学连接端点呈阶梯状分布，再将所述晶片键合到具有第三电学连接端点和第三器件组件的第三晶圆上，且该晶片暴露出所述第三电学连接端点，由此使得第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状分布，由此，一方面可以使得第一电学连接端点、第二电学连接端点和第三电学连接端点上的接触孔的深度不同且横向距离增大，进而增强接触孔的机械性能，避免坍塌，同时还能够优化后续的重布线结构的走线设计，从而降低重布线结构的制作工艺难度，并提高该重布线结构的电气连接性能；另一方面，由于三片晶圆均加载有器件组件，由此可以实现一种多种器件集成封装的三维封装方案，有利于提高产品集成度；更重要的是，这种封装方法可以提供一种将一复杂器件分部分制作并通过封装工艺将各部分重新组合到一起而形成完整器件的思路，有利于降低制作复杂器件的工艺难度以及进一步提高器件集成度。2、本专利技术的封装结构，将呈阶梯型的晶片键合到具有第三器件组件及其连接的第三电学连接端点的第三晶圆上，所述晶片具有第一晶圆部分和第二晶圆部分，且第一晶圆部分具有第一器件组件及其电连接的第一电学连接端点，第二晶圆部分具有第二器件组件及其电连接的第三电学连接端点，晶片和第三晶圆键合后，第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状，进而使得重布线结构能够比较容易地分别连接第一电学连接端点、第二电本文档来自技高网...

【技术保护点】
1.一种封装方法，其特征在于，包括：/n提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；/n键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；/n切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；/n提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，将所述晶片键合到所述第三晶圆的所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；/n形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆所述晶片和所述第三电学连接端点；以及，/n形成重布线结构于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。/n...

【技术特征摘要】
1.一种封装方法，其特征在于，包括：
提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；
键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；
切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；
提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，将所述晶片键合到所述第三晶圆的所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；
形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆所述晶片和所述第三电学连接端点；以及，
形成重布线结构于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。


2.如权利要求1所述的封装方法，其特征在于，所述第一器件组件、第二器件组件以及第三器件组件分别包括一独立器件的一部分，所述第一器件组件、所述第二器件组件和所述第三器件组件通过所述重布线结构、所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电连接形成所述独立器件；或者，所述第一器件组件、第二器件组件以及第三器件组件中的包括相应的独立器件的全部。


3.如权利要求1所述的封装方法，其特征在于，所述第二器件组件包括可移动电子元件。


4.如权利要求3所述的封装方法，其特征在于，提供所述第一晶圆的步骤包括：
提供一形成有所述第一器件组件的第一衬底，所述第一衬底具有相背设置的第一面和第二面；
在所述第一衬底的第一面上形成与所述第一器件组件电连接的所述第一电学连接端点，；
形成一钝化保护层，所述钝化保护层覆盖在所述第一衬底的第一面上并将所述第一电学连接端点掩埋在内；
将所述第一衬底键合到一载体上，所述钝化保护层夹在所述第一衬底和所述载体之间；
形成一金属键合层覆盖于所述第一衬底的第二面上；
从所述第一衬底的第二面刻蚀所述金属键合层以及部分厚度的所述第一衬底，以形成凸起的键合环和所述键合环所围出的凹槽，所述凹槽用于在所述第一晶圆和所述第二晶圆键合后形成空腔，所述空腔用于容纳所述可移动电子元件并提供所述可移动电子元件的移动空间；以及，
去除所述载体，以形成所述第一晶圆。


5.如权利要求4所述的封装方法，其特征在于，所述第二晶圆的第一面上还具有对应所述键合环的导电凸块，所述第二器件组件的可移动电子元件位于所述导电凸块内侧；在键合所述第一晶圆和所述第二晶圆时，所述导电凸块和所述键合环对准并键合，以形成所述空腔。


6.如权利要求1至5中任一项所述的封装方法，其特征在于，提供所述第二晶圆的步骤包括：
提供一第二衬底，所述第二衬底具有相背设置的第一面和第二面，先在所述第二衬底中制备所述第二器件组件，以及，再在所述第二衬底的第一面上形成与所述第二器件组件电连接的所述第二电学连接端点；或者，
提供一第二衬底，所述第二衬底具有相背设置的第一面和第二面，先在所述第二衬底的第一面上形成所述第二电学连接端点，以及，再在所述第二衬底的第一面上制备暴露出所述第二电学连接端点的所述第二器件组件。


7.如权利要求1至5中任一项所述的封装方法，其特征在于，提供所述第二晶圆的步骤包括：
提供一具有所述第二器件组件的器件片体及一表面上具有与所述第二器件组件对应的所述第二电学连接端点的第二衬底；以及，
键合所述器件片体至所述第二电学连接端点所在的所述第二衬底的表面上，且所述器件片体暴露出所述第二电学连接端点，以形成所述第二晶圆。


8.如权利要求1至5中任一项所述的封装方法，其特征在于，切割所述晶圆堆叠结构的步骤包括：从所述第一晶圆的第二面开始，分别在所述第二电学连接...

【专利技术属性】
技术研发人员：杨天伦，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江;33