基于动态视觉传感技术的CMOS感存算一体电路结构制造技术

本发明专利技术公开了一种基于动态视觉传感技术的CMOS感存算一体电路结构。本发明专利技术主要包括基于AER方式的传感电路模块，存算一体电路模块两大模块组成，其中基于AER方式的传感电路模块包括：动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路、逻辑判定电路，动态视觉传感有源相素电路用于感应外界光强信号并转换为相应的电信号；相关二次采样电路用于对上述电信号进行二次采样；差分比较器用于对二次采样的数据作差并与参考电压进行比较；光强探测电路用于感应动态光强是否发生改变；逻辑判定电路用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果。实现了节省存储面积、降低计算功耗和提升计算速度的目的。

CMOS integrated circuit structure based on dynamic vision sensing technology

【技术实现步骤摘要】
基于动态视觉传感技术的CMOS感存算一体电路结构
本专利技术属于图像传感技术与集成电路
，具体涉及一种基于动态视觉传感技术的CMOS感存算一体电路结构。
技术介绍
以大数据技术的发展和以神经网络为核心的深度学习技术浪潮的兴起为代表，对传统的主流硬件平台的算力提出了更高的要求。由于深度学习算法计算时需要处理流式数据，在基于冯·诺依曼计算架构的硬件平台在处理相关任务时，会使得大量的数据会在计算单元和存储单元之间流动。而后者的读写速度要远慢于前者的计算速度，访问内存的操作过程占了总体能耗和延迟的绝大部分，限制了数据的处理速度，这被称为“冯·诺依曼瓶颈”或“内存瓶颈”。“内存瓶颈”使得计算系统表现出功耗高、速度慢等缺点。在以大数据量为中心的计算任务中，存算分离带来的问题就更加突出。在这种背景下，类似脑神经结构的计算存储一体化架构逐渐发展起来，作为一种类似于人脑的模型，它将数据存储单元和计算单元融合为一体，不但减少了数据的搬运，还极大地提高了计算并行度和能效。可以肯定的是，在技术逐渐成熟以及应用需求的同时驱动下，计算存储一体化的芯片及其具体的应用会加速落地。目前对于存算一体化电路的研究仅仅聚焦于存储和计算两方面，将存算一体化电路与其它应用相结合的研究少之又少，特别是与传感电路相结合的感存算一体的电路。
技术实现思路
为了解决现有技术的问题，通过对现有的CMOS有源相素电路进行研究，发现CMOS有源相素都是以大规模像素阵列的形式存在的，即像素阵列、存储单元、运算单元都是独立的电路模块。这种冯·诺依曼结构必然导致不同电路模块之间需要单独的数据总线、地址总线和控制总线，以及相应的译码电路、控制电路，这种工作方式运算速度低，产生的功耗也较大。因此本专利技术采用感存算一体的思想，通过将CMOS动态视觉传感有源相素电路与存算一体化电路相结合，可以在一个单元内实现对动态视觉传感数据的采集、存储和线性运算。实现节省存储面积、降低计算功耗和提升计算速度的目的。本专利技术采用的技术方案是：基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，包括基于AER方式的传感电路模块和存算一体电路模块；所述基于AER方式的传感电路模块用于传感动态图像数据，具体包括动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路和逻辑判定电路；其中，所述动态视觉传感有源相素电路用于感应输入光信号并转换为电信号；所述相关二次采样电路，耦接到所述动态视觉传感有源相素电路的输出端，用于对转换输出的电压信号分别在复位周期和积分周期进行采样并保持；所述差分比较器电路，耦接到所述相关二次采样电路的输出端，用于对二次采样的结果进行差分运算，并将运算结果与参考电压进行比较；所述光强变化探测电路，用于感应动态光强是否发生改变；所述逻辑判定电路,分别耦接到差分比较器电路和光强变化探测电路，用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果；具体为：只有当差分比较器判定光强发生了改变，并且光强探测电路判定动态光强发生了改变，才会输出有效的数据“1”存入SRAM，否则存入“0”；所述存算一体电路模块用于对动态图像数据进行存储和计算，具体包括SRAM单元、权值写入电路、数字逻辑单元、模拟累加器和线性放大器；其中，所述SRAM单元，耦接到所述逻辑判定电路的输出端，用于存储外部权值数据以及传感数据；所述权值写入电路，耦接到所述SRAM单元的输入端，用于给SRAM单元写入外部权值数据；所述数字逻辑单元，耦接到SRAM单元的输出端，其电路结构包括用于将外部权值和传感数据作乘的乘法器、用于识别乘法运算结果的计数器、用于产生脉冲信号的脉冲产生单元；所述模拟累加器，耦接到脉冲产生单元的输出端，用于将脉冲信号的个数以电容充电的形式并进行累加，转换成模拟电压信号；所述线性放大器，耦接到模拟累加器的输出端，用于对模拟电压信号进一步线性放大。进一步的，所述动态视觉传感有源相素电路主要由光电二极管、复位二极管、源极跟随器、行选开关管组成；其中，所述光电二极管用于感应外界光照强度，将光照强度转换为感应电流；所述复位二极管在复位信号的控制下，周期性地工作于复位周期和积分周期；在复位周期，复位二极管打开，对所述光电二极管负端节点进行充电；在积分周期时，复位二极管关断，所述光电二极管负端节点的寄生电容上的电荷被感应电流线性泄放；所述源极跟随器作为缓冲器，能够避免所述光电二极管负端节点的电荷在读取信号过程中泄漏；所述行选开关管，用于控制信号的输出。进一步的，所述相关二次采样电路由时钟信号控制的MOS开关管、采样电容、采样信号读取电路组成；所述时钟信号控制的MOS开关管用于控制开关管分别在复位周期和积分周期的末端打开，并对这两个时刻的电压信号进行采样；所述采样电容用于保持采样数据；所述采样信号读取电路由三个P型MOS管串联而成，作为缓冲器用于对采样电压结果进行读取以及电平提升。进一步的，所述差分比较器电路由实现差分功能的差分运算电路组成；所述实现差分功能的差分运算电路，由运算放大器和相应和四个相等的电阻组成，能够对两个采样电压进行等比例求差运算，输出差分运算结果，该差分运算结果即代表光强信息。进一步的，所述光强变化探测电路能够判断动态光强是否发生改变，即通过判断光强的变化量在不同的周期是否相等，该变化量即代表图像是否为动态变化，实现只采样动态变化的光强数据。进一步的，所述SRAM单元分别存储两部分数据，其中一部分为外部权值数据，另一部分为动态图像传感数据。进一步的，所述权值写入电路用于给SRAM单元写入外部权值数据，其包括4个写入晶体管和2个寄生电容。因为SRAM在写入数据之前要求数据线必须先进行预充电和预放电，才能保证写入数据的准确性和稳定性。进一步的，所述数字逻辑单元电路结构包括用于将外部权值和传感数据作乘的乘法器、用于识别乘法运算结果的计数器、用于产生脉冲信号的脉冲产生单元；所述乘法器的具体运算法则为，外部输入权值与传感数据的每一位进行相与运算；所述计数器用于统计乘法运算结果的数据中“1”的个数；所述脉冲产生单元根据计数器统计结果，发放相等数目的的短时间脉冲信号。进一步的，所述模拟累加器由充电晶体管、放电晶体管、求和电容和缓冲器组成，其工作原理如下：每当接收到一次脉冲，就会打开充电晶体管，以小电流对求和电容进行一次充电，电容上的电压进行等比例累加，故能够将数字信号结果转换成模拟的电压信号；而当电容充满电以后，通过打开放电晶体管将电荷全部泄放掉。进一步的，所述线性放大器由运算放大器和相应的电阻组成，运算放大器的输入与所述模拟累加器的输出端耦接，能够对模拟累加器输出结果进行线性运算，进一步放大。本专利技术的有益效果在于：本专利技术将已有的CMOS存算一体化芯片与采用地址-事件触发(Address-EventRepre本文档来自技高网...

【技术保护点】
1.基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，包括基于AER方式的传感电路模块和存算一体电路模块；/n所述基于AER方式的传感电路模块用于传感动态图像数据，具体包括动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路和逻辑判定电路；其中，/n所述动态视觉传感有源相素电路用于感应输入光信号并转换为电信号；/n所述相关二次采样电路，耦接到所述动态视觉传感有源相素电路的输出端，用于对转换输出的电压信号分别在复位周期和积分周期进行采样并保持；/n所述差分比较器电路，耦接到所述相关二次采样电路的输出端，用于对二次采样的结果进行差分运算，并将运算结果与参考电压进行比较；/n所述光强变化探测电路，用于感应动态光强是否发生改变；/n所述逻辑判定电路,分别耦接到差分比较器电路和光强变化探测电路，用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果；具体为：只有当差分比较器判定光强发生了改变，并且光强探测电路判定动态光强发生了改变，才会输出有效的数据“1”存入SRAM，否则存入“0”；/n所述存算一体电路模块用于对动态图像数据进行存储和计算，具体包括SRAM单元、权值写入电路、数字逻辑单元、模拟累加器和线性放大器；其中，/n所述SRAM单元，耦接到所述逻辑判定电路的输出端，用于存储外部权值数据以及传感数据；/n所述权值写入电路，耦接到所述SRAM单元的输入端，用于给SRAM单元写入外部权值数据；/n所述数字逻辑单元，耦接到SRAM单元的输出端，其电路结构包括用于将外部权值和传感数据作乘的乘法器、用于识别乘法运算结果的计数器、用于产生脉冲信号的脉冲产生单元；/n所述模拟累加器，耦接到脉冲产生单元的输出端，用于将脉冲信号的个数以电容充电的形式并进行累加，转换成模拟电压信号；/n所述线性放大器，耦接到模拟累加器的输出端，用于对模拟电压信号进一步线性放大。/n...

【技术特征摘要】
1.基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，包括基于AER方式的传感电路模块和存算一体电路模块；
所述基于AER方式的传感电路模块用于传感动态图像数据，具体包括动态视觉传感有源相素电路、相关二次采样电路、差分比较器电路、光强变化探测电路和逻辑判定电路；其中，
所述动态视觉传感有源相素电路用于感应输入光信号并转换为电信号；
所述相关二次采样电路，耦接到所述动态视觉传感有源相素电路的输出端，用于对转换输出的电压信号分别在复位周期和积分周期进行采样并保持；
所述差分比较器电路，耦接到所述相关二次采样电路的输出端，用于对二次采样的结果进行差分运算，并将运算结果与参考电压进行比较；
所述光强变化探测电路，用于感应动态光强是否发生改变；
所述逻辑判定电路,分别耦接到差分比较器电路和光强变化探测电路，用于结合差分比较器和光强探测电路的数据进行有效性判定并输出判定结果；具体为：只有当差分比较器判定光强发生了改变，并且光强探测电路判定动态光强发生了改变，才会输出有效的数据“1”存入SRAM，否则存入“0”；
所述存算一体电路模块用于对动态图像数据进行存储和计算，具体包括SRAM单元、权值写入电路、数字逻辑单元、模拟累加器和线性放大器；其中，
所述SRAM单元，耦接到所述逻辑判定电路的输出端，用于存储外部权值数据以及传感数据；
所述权值写入电路，耦接到所述SRAM单元的输入端，用于给SRAM单元写入外部权值数据；
所述数字逻辑单元，耦接到SRAM单元的输出端，其电路结构包括用于将外部权值和传感数据作乘的乘法器、用于识别乘法运算结果的计数器、用于产生脉冲信号的脉冲产生单元；
所述模拟累加器，耦接到脉冲产生单元的输出端，用于将脉冲信号的个数以电容充电的形式并进行累加，转换成模拟电压信号；
所述线性放大器，耦接到模拟累加器的输出端，用于对模拟电压信号进一步线性放大。


2.根据权利要求1所述的基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，所述动态视觉传感有源相素电路主要由光电二极管、复位二极管、源极跟随器、行选开关管组成；其中，
所述光电二极管用于感应外界光照强度，将光照强度转换为感应电流；
所述复位二极管在复位信号的控制下，周期性地工作于复位周期和积分周期；在复位周期，复位二极管打开，对所述光电二极管负端节点进行充电；在积分周期时，复位二极管关断，所述光电二极管负端节点的寄生电容上的电荷被感应电流线性泄放；
所述源极跟随器作为缓冲器，能够避免所述光电二极管负端节点的电荷在读取信号过程中泄漏；
所述行选开关管，用于控制信号的输出。


3.根据权利要求书2所述的基于动态视觉传感技术的CMOS感存算一体电路结构，其特征在于，所述相关二次采样电路...

【专利技术属性】
技术研发人员：胡绍刚，周桐，邓杨杰，于奇，刘洋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51