一种新型高速高精度模数转换器制造技术

本发明专利技术提供了一种新型高速高精度模数转换器，包括：一阶Sigma delta ADC单元，用于将输入模拟信号电压转换成高速串行数据流和余差电压；低功耗循环结构模数转换器单元与一阶Sigma delta ADC单元连接，用于将余差电压进行二次量化，产生串行数据流；数字低通滤波器单元与一阶Sigma delta ADC单元级联，用于将高速串行数据流转换为低速并行数据流；移位寄存器单元与低功耗循环结构模数转换器单元级联，用于将低功耗循环结构模数转换器单元产生的串行数据流转化为并行数据流；数字校正逻辑单元与数字低通滤波器单元以及移位寄存器单元连接，用于将两者的输出结果进行相应的逻辑运算得到最终的数字转换结果。获得高精度的同时，提高转换速度，消除运算放大器有限增益负面影响。

A new high speed and high precision ADC

【技术实现步骤摘要】
一种新型高速高精度模数转换器
本专利技术涉及信号处理
，特别涉及一种新型高速高精度模数转换器。
技术介绍
模数转换器(AnalogtoDigitalConverter,ADC))一般按照采样频率这一标准的不同一般分为两大类:传统的奈奎斯特ADC(NyquistADC)，过采样ADC(OversamplingADC).前者的采样频率等于或稍微大于信号频率的两倍，也就是奈奎斯特频率。而后者它的采样频率远远高于信号的奈奎斯特频率。SigmadeltaADC即为典型的过采样ADC，使用高于奈奎斯特频率的采样频率进行取样，因此大大降低了其对抗混叠滤波器的要求。由于其采样频率较高，量化噪声的通带变大，但噪声总量保持不变，使得量化噪声的功率谱密度变小，这样使得引入信号通带内的量化噪声对输出信号的影响大大降低。同时Sigmadelta调制器具有量化噪声整形的特性，将低频量化噪声推向高频，使得低频信号带宽内的量化噪声大大减少，然后将Sigma-delta调制器的输出信号送入数字滤波器，滤除高频量化噪声，使得信噪比(Signal-Noiseratio)得到了较大提高,因此SigmadeltaADC可实现较高精度。但是SigmadeltaADC有一个缺点就是转换速度慢。一阶SigmadeltaADC要想实现n位精度，通常需要2n个采样时钟周期。CyclicADC属于常见的奈奎斯特ADC。奈奎斯特ADC采样频率等于或稍微大于信号频率的两倍，所以一般情况下其对抗混叠滤波器要求较高，就会增大ADC的电路设计难度，功耗以及面积都会增大等。但是奈奎斯特ADC一般转换速度较快，CyclicADC要想实现m位精度，通常需要m个采用时钟周期。但是CyclicADC受电容匹配以及运算放大器有限增益等非理想因素的影响，因此，该结构不能实现很高的精度。模数转换器可实现精度的上限往往受到电路中的非理想因素的制约，比如时钟抖动、有限的运放直流增益，噪声等，消除或者抑制非理想因素是提高模数转换器精度必须解决的问题。因此，提出了一种新型高速高精度模数转换器。
技术实现思路
本专利技术提供一种新型高速高精度模数转换器，用以解决上述提出的技术问题。本专利技术实施例提供一种新型高速高精度模数转换器，包括：一阶SigmadeltaADC单元，用于将输入模拟信号电压转换成一段高速串行数据流和一个余差电压，并输出；低功耗循环结构模数转换器单元与所述一阶SigmadeltaADC单元连接，用于将一阶SigmadeltaADC单元输出的余差电压进行二次量化，产生一段串行数据流；数字低通滤波器单元与所述一阶SigmadeltaADC单元级联，用于将一阶SigmadeltaADC单元输出的高速串行数据流转换为低速并行数据流并输出，即最后数字转换结果的高位；移位寄存器单元与所述低功耗循环结构模数转换器单元级联，用于将低功耗循环结构模数转换器单元产生的串行数据流转化为并行数据流并输出，即最后数字转换结果的低位；数字校正逻辑单元与所述数字低通滤波器单元以及移位寄存器单元连接，用于将数字低通滤波器单元以及移位寄存器单元的输出结果进行相应的逻辑运算得到最终的数字转换结果。优选地，所述一阶SigmadeltaADC单元包括：开关序列S1～S16，采样电容C1～C4，积分电容C5～C6，具有失调电容的运算放大器,比较器单元和反馈电压单元；所述低功耗循环结构模数转换器单元包括：开关序列S17～S24，采样电容C7～C8，积分电容C5～C6，具有失调电容的运算放大器,比较器单元和反馈电压单元；其中，所述一阶SigmadeltaADC单元以及低功耗循环结构模数转换器单元中共同使用积分电容C5～C6，具有失调电容的运算放大器,比较器单元和反馈电压单元。优选地，所述的具有失调电容的运算放大器包括：开关序列S25～S30，失调电容C9～C10和运算放大器G；所述具有失调电容的运算放大器的A端连接开关S29的一端、开关S25的一端以及失调电容C9的一端，所述失调电容C9的另一端连接开关S28以及运算放大器G的反相输入端，开关S28的另一端及开关S29的另一端连接在C端，开关S30的一端、开关S26的一端以及失调电容C10的一端连接在B端，失调电容C10的另一端连接开关S27以及运算放大器G的同相输入端，开关S27的另一端及开关S30的另一端连接在D端，开关S25的另一端及开关S26的另一端与固定电平连接。优选地，所述一阶SigmadeltaADC单元，以全差分的电路结构实现；所述一阶SigmadeltaADC单元的端口Vin+及Vin-为模拟信号输入差分端口，端口Vin+连接开关S14的一端，开关S14的另一端连接开关S2的一端及采样电容C2的一端，开关S2的另一端连接固定电平，采样电容C2的另一端连接开关S10以及开关S6的一端，开关S10的另一端连接固定电平，开关S6的另一端连接具有失调电容的运算放大器的A端，端口Vin-连接开关S15的一端，开关S15的另一端连接开关S3的一端及采样电容C3的一端，开关S3的另一端连接固定电平，采样电容C3的另一端连接开关S11以及开关S7的一端，开关S11的另一端连接固定电平，开关S7的另一端连接具有失调电容的运算放大器的B端，端口VDAC+及VDAC-为反馈电压单元的输出端口，端口VDAC+连接开关S16的一端，开关S16的另一端连接开关S4的一端及采样电容C4的一端，开关S4的另一端连接固定电平，采样电容C4的另一端连接开关S12以及开关S8的一端，开关S12的另一端连接固定电平，开关S8的另一端连接具有失调电容的运算放大器的B端，端口VDAC-连接开关S13的一端，开关S13的另一端连接开关S1的一端及采样电容C1的一端，开关S1的另一端连接固定电平，采样电容C1的另一端连接开关S9以及开关S5的一端，开关S9的另一端连接固定电平，开关S5的另一端连接具有失调电容的运算放大器的A端，积分电容C5的两端连接在具有失调电容的运算放大器的C端以及OUT+端，积分电容C6的两端连接在具有失调电容的运算放大器的D端以及OUT-端，具有失调电容的运算放大器的输出端与比较器单元相连，且所述比较器单元的输出与反馈电压单元和数字低通滤波器单元的输入相连。优选地，所述低功耗循环结构模数转换器单元，以全差分的电路结构实现；其中，所述采样电容C7的一端连接开关S21和开关S19，采样电容C7的另一端连接开关S17和开关S23，开关S21的另一端连接固定电平，开关S19的另一端连接具有失调电容的运算放大器的A端，开关S17的另一端连接反馈电压单元的输出端VDAC+，开关S23的另一端连接具有失调电容的运算放大器的OUT+端，采样电容C8的一端连接开关S20和开关S22，采样电容C8的另一端连接开关S18和开关S24，开关S22另一端连接固定电平，开关S20的另一端连接具有失调电容的运算放大器的B端，开关S18的另一端连接反馈电压单元的输出端VDAC-，开关S24本文档来自技高网...

【技术保护点】
1.一种新型高速高精度模数转换器，其特征在于，包括：/n一阶Sigma delta ADC单元(1)，用于将输入模拟信号电压转换成一段高速串行数据流和一个余差电压，并输出；/n低功耗循环结构模数转换器单元(2)与所述一阶Sigma delta ADC单元(1)连接，用于将一阶Sigma delta ADC单元(1)输出的余差电压进行二次量化，产生一段串行数据流；/n数字低通滤波器单元(3)与所述一阶Sigma delta ADC单元(1)级联，用于将一阶Sigmadelta ADC单元(1)输出的高速串行数据流转换为低速并行数据流并输出，即最后数字转换结果的高位；/n移位寄存器单元(4)与所述低功耗循环结构模数转换器单元(2)级联，用于将低功耗循环结构模数转换器单元(2)产生的串行数据流转化为并行数据流并输出，即最后数字转换结果的低位；/n数字校正逻辑单元(5)与所述数字低通滤波器单元(3)以及移位寄存器单元(4)连接，用于将数字低通滤波器单元(3)以及移位寄存器单元(4)的输出结果进行相应的逻辑运算得到最终的数字转换结果。/n

【技术特征摘要】
1.一种新型高速高精度模数转换器，其特征在于，包括：
一阶SigmadeltaADC单元(1)，用于将输入模拟信号电压转换成一段高速串行数据流和一个余差电压，并输出；
低功耗循环结构模数转换器单元(2)与所述一阶SigmadeltaADC单元(1)连接，用于将一阶SigmadeltaADC单元(1)输出的余差电压进行二次量化，产生一段串行数据流；
数字低通滤波器单元(3)与所述一阶SigmadeltaADC单元(1)级联，用于将一阶SigmadeltaADC单元(1)输出的高速串行数据流转换为低速并行数据流并输出，即最后数字转换结果的高位；
移位寄存器单元(4)与所述低功耗循环结构模数转换器单元(2)级联，用于将低功耗循环结构模数转换器单元(2)产生的串行数据流转化为并行数据流并输出，即最后数字转换结果的低位；
数字校正逻辑单元(5)与所述数字低通滤波器单元(3)以及移位寄存器单元(4)连接，用于将数字低通滤波器单元(3)以及移位寄存器单元(4)的输出结果进行相应的逻辑运算得到最终的数字转换结果。


2.如权利要求1所述的模数转换器，其特征在于，
所述一阶SigmadeltaADC单元(1)包括：开关序列S1～S16，采样电容C1～C4，积分电容C5～C6，具有失调电容的运算放大器(6),比较器单元(7)和反馈电压单元(8)；
所述低功耗循环结构模数转换器单元(2)包括：开关序列S17～S24，采样电容C7～C8，积分电容C5～C6，具有失调电容的运算放大器(6),比较器单元(7)和反馈电压单元(8)；
其中，所述一阶SigmadeltaADC单元(1)以及低功耗循环结构模数转换器单元(2)中共同使用积分电容C5～C6，具有失调电容的运算放大器(6),比较器单元(7)和反馈电压单元(8)。


3.如权利要求2所述的模数转换器，其特征在于，所述的具有失调电容的运算放大器(6)包括：开关序列S25～S30，失调电容C9～C10和运算放大器G(9)；
所述具有失调电容的运算放大器(6)的A端连接开关S29的一端、开关S25的一端以及失调电容C9的一端，所述失调电容C9的另一端连接开关S28以及运算放大器G(9)的反相输入端，开关S28的另一端及开关S29的另一端连接在C端，开关S30的一端、开关S26的一端以及失调电容C10的一端连接在B端，失调电容C10的另一端连接开关S27以及运算放大器G(9)的同相输入端，开关S27的另一端及开关S30的另一端连接在D端，开关S25的另一端及开关S26的另一端与固定电平连接。


4.如权利要求2所述的模数转换器，其特征在于，
所述一阶SigmadeltaADC单元(1)，以全差分的电路结构实现；
所述一阶SigmadeltaADC单元(1)的端口Vin+及Vin-为模拟信号输入差分端口，端口Vin+连接开关S14的一端，开关S14的另一端连接开关S2的一端及采样电容C2的一端，开关S2的另一端连接固定电平，采样电容C2的另一端连接开关S10以及开关S6的一端，开关S10的另一端连接固定电平，开关S6的另一端连接具有失调电容的运算放大器(6)的A端，端口Vin-连接开关S15的一端，开关S15的另一端连接开关S3的一端及采样电容C3的一端，开关S3的另一端连接固定电平，采样电容C3的另一端连接开关S11以及开关S7...

【专利技术属性】
技术研发人员：贾世超，肖时茂，
申请(专利权)人：南京中科微电子有限公司，
类型：发明
国别省市：江苏;32