一种卷积神经网络加速方法、系统、终端及存储介质技术方案

本发明专利技术提供一种卷积神经网络加速方法、系统、终端及存储介质，所述方法包括：利用源码生成器生成RISC‑V处理器软核；通过设置所述RISC‑V处理器软核的扩展DMA、内存控制器和分布式内存模块构建RISC‑V单核；利用所述RISC‑V单核构造预设规格的众核加速阵列；将所述众核加速阵列接入卷积神经网络系统，所述卷积神经网络系统包括主处理器和卷积神经网络硬件。本发明专利技术能够大大提高计算过程中的访存带宽，降低访存延迟的同时，也会提高卷积神经网络的计算性能，实现卷积神经网络的计算加速。

A convolutional neural network acceleration method, system, terminal and storage medium

【技术实现步骤摘要】
一种卷积神经网络加速方法、系统、终端及存储介质
本专利技术涉及卷积神经网络
，具体涉及一种卷积神经网络加速方法、系统、终端及存储介质。
技术介绍
随着大数据时代的到来，海量数据随着计算机性能的提高呈现指数级的爆发式增长，以卷积神经网络为代表的各类深度学习算法得到了广泛应用。然而，基于神经网络层次式和卷积计算结构，带来的巨大计算量和参数越来越成为卷积神经网络的性能瓶颈，特别是大量的参数存储和访存延迟成为了计算瓶颈。
技术实现思路
针对现有技术的上述不足，本专利技术提供一种卷积神经网络加速方法、系统、终端及存储介质，以解决上述技术问题。第一方面，本专利技术提供一种卷积神经网络加速方法，包括：利用源码生成器生成RISC-V处理器软核；通过设置所述RISC-V处理器软核的扩展DMA、内存控制器和分布式内存模块构建RISC-V单核；利用所述RISC-V单核构造预设规格的众核加速阵列；将所述众核加速阵列接入卷积神经网络系统，所述卷积神经网络系统包括主处理器和卷积神经网络硬件。进一步的本文档来自技高网...

【技术保护点】
1.一种卷积神经网络加速方法，其特征在于，包括：/n利用源码生成器生成RISC-V处理器软核；/n通过设置所述RISC-V处理器软核的扩展DMA、内存控制器和分布式内存模块构建RISC-V单核；/n利用所述RISC-V单核构造预设规格的众核加速阵列；/n将所述众核加速阵列接入卷积神经网络系统，所述卷积神经网络系统包括主处理器和卷积神经网络硬件。/n

【技术特征摘要】
1.一种卷积神经网络加速方法，其特征在于，包括：
利用源码生成器生成RISC-V处理器软核；
通过设置所述RISC-V处理器软核的扩展DMA、内存控制器和分布式内存模块构建RISC-V单核；
利用所述RISC-V单核构造预设规格的众核加速阵列；
将所述众核加速阵列接入卷积神经网络系统，所述卷积神经网络系统包括主处理器和卷积神经网络硬件。


2.根据权利要求1所述的方法，其特征在于，所述利用源码生成器生成RISC-V处理器软核，包括：
利用开源的RISC-VRocketChip生成器通过内核生成参数配置；
根据所述参数配置生成RISC-V32位处理器的软核RTL源码。


3.根据权利要求1所述的方法，其特征在于，所述通过设置所述RISC-V处理器软核的扩展DMA、内存控制器和分布式内存模块构建RISC-V单核，包括：
基于所述RISC-V处理器软核的AXI总线接口扩展直接内存存取模块、内存控制器和分布式内存模块，所述直接内存存取模块连接卷积神经网络硬件。


4.根据权利要求1所述的方法，其特征在于，所述利用RISC-V单核构造预设规格的众核加速阵列，包括：
根据卷积神经网络的计算量需求设置众核加速阵列的RISC-V单核数量；
构建设置数量的RISC-V单核组成众核加速阵列。


5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
利用开源的RISC-V工具链生成64位R...

【专利技术属性】
技术研发人员：邹晓峰，李拓，刘同强，周玉龙，王朝辉，李仁刚，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32