片上网络中基于超立方体拓扑结构的测试规划系统及方法技术方案

本发明专利技术公开了一种片上网络中基于超立方体拓扑结构的测试规划系统及方法，包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，IP核提取模组提取待测电路中的测试IP核以及测试所需参数，通过IP核编码模组用超立方结构对IP核进行编码与映射，测试向量由输入端口分配模组分配到指定端口，然后路径算法模组用具有部分自适应能力的E‑cube算法规划路径，对IP核进行测试，测试结果再由具有部分自适应能力的E‑cube算法规划送到输出端口分配模组。通过减少测试过程中经过的路由器个数、IP核之间的距离以及数据传输过程中路由节点选择的多样性，减少IP核的测试时间，提高测试效率。

Test planning system and method based on hypercube topology in on chip network

【技术实现步骤摘要】
片上网络中基于超立方体拓扑结构的测试规划系统及方法
本专利技术涉及集成电路测试领域，尤其涉及一种片上网络中基于超立方体拓扑结构的测试规划系统及方法。
技术介绍
片上网络具体测试流程如下：首先测试矢量由输入端口进入拓扑结构中，由一定的路由策略传输至待测IP核并等待测试完成，然后将IP核的测试响应再次通过拓扑结构以一定的路由算法传输至输出端口进行分析。拓扑结构体现了通讯节点的连接和布局方式，将影响片上网络的通信延时和网络吞吐量；路由算法决定了消息在网络中的传输路径，一个好的路由算法能够提高互连网络的性能。目前大多数对片上网络测试规划的研究中采用为3DMesh结构与确定性XYZ路由算法，因为它们具有结构简单，可扩展性好，容易实现等优点。但是随着网络规模的增大，需要测试的IP核急剧增多，传统的3DMesh结构的网络直径和平均延时较大等缺点逐渐展现出来。确定性路由算法不能根据网络状态动态调整，缺乏自适应性，当网络负载增加时，性能会出现下降。这都将增加测试时间，引起测试效率低下。
技术实现思路
本专利技术的目的在于提供一种片上网络中基于超立方体拓扑结构的测试规划系统及方法，旨在解决采用传统结构算法测试片上网络的过程中所花费的时间较长引起测试效率低的问题。为实现上述目的，本专利技术提供了一种片上网络中基于超立方体拓扑结构的测试规划系统，包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，所述待测电路、所述IP核提取模组、所述IP核编码模组、所述输入端口分配模组、所述路径算法模组、所述输出端口分配模组、和所述数据分析模组依次电连接。所述IP核提取模组，用于从待测电路提取测试所用的测试IP核和测试参数；所述IP核编码模组，用于采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；所述输入端口分配模组，用于分配未占用的所述测试IP核输入端口；所述路径算法模组，用于规划测试路径；所述输出端口分配模组，用于分配未占用的所述测试IP核输出端口；所述数据分析模组，用于对测试结果进行分析。其中，所述IP核提取模组包括IP核选择模块、参数采集模块，所述IP核选择模块从所述待测电路中提取所述测试IP核，所述参数采集模块，用于采集测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗。其中，所述IP核编码模组包括编码模块和映射模块，所述编码模块对超立方体拓扑结构进行编码，保证各个节点中编号相差一位的各个节点为相邻节点；所述映射模块，用于将各个所述测试IP核分配到拓扑结构中。其中，所述路径算法模组包括输入路径计算模块和输出路径计算模块，所述输入路径计算模块，用于计算测试向量输入目标所述测试IP核的路径，所述输出路径计算单元，用于计算测试结果输出到所述测试IP核输出端口的路径。其中，所述输入路径计算模块包括全坐标判断单元、节点坐标判断单元和节点占用判断单元，所述全坐标判断单元，用于判断输入节点和目的节点坐标是否相等；所述节点坐标判断单元，用于输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等。所述节点占用判断单元，用于输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量；还用于输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。本专利技术提供了一种片上网络中基于超立方体拓扑结构的测试规划方法，包括从待测电路提取测试所用的测试IP核和测试参数，所述测试参数为测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗；采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；分配未占用的所述测试IP核输入端口；规划测试路径；分配未占用的所述测试IP核输出端口；对测试结果进行分析。其中，规划测试路径包括，判断输入节点和目的节点坐标是否相等；输入节点和目的节点坐标不相等时，判断输入节点和目的节点的第i维坐标是否相等；输入节点和目的节点坐标相等时，判断输入节点是否被占用，若是，则更换被测试的所述测试IP核；若否，则向目标节点传输测试向量。其中，判断输入节点和目的节点的第i维坐标是否相等包括，输入节点和目的节点的第i维坐标相等时，判断输入节点是否被占用，若是，则判断输入节点和目的节点的第i+1维坐标是否相等；若否，则向i维方向传输。本专利技术的一种片上网络中基于超立方体拓扑结构的测试规划方法，通过超立方体拓扑结构对测试IP核进行编码并建立映射，由所述输入端口分配模组、所述输出端口分配模组和所述路径算法模组计算，判断来减少测试过程中经过的路由器个数、IP核之间的距离以及提供数据传输过程中路由节点选择的多样性，减少所述测试IP核的测试时间，降低测试成本，提高测试效率，从而解决采用传统结构算法测试片上网络的过程中所花费的时间较长引起测试效率低的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的一种片上网络中基于超立方体拓扑结构的测试规划系统的结构图；图2是本专利技术的输入路径计算模块的结构图；图3是实施例的四维超立方体网络及节点编号图；图4是实施例的输入路径计算模块的计算流程图；图5是本专利技术的一种片上网络中基于超立方体拓扑结构的测试规划方法的流程图。1-数据分析模组、2-IP核提取模组、3-IP核编码模组、4-输入端口分配模组、5-路径算法模组、6-输出端口分配模组、21-IP核选择模块、22-参数采集模块、31-映射模块、32-编码模块、51-输入路径计算模块、52-输出路径计算模块、511-全坐标判断单元、512-节点坐标判断单元、513-节点占用判断单元。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理本文档来自技高网...

【技术保护点】
1.一种片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，/n包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，所述IP核提取模组、所述IP核编码模组、所述输入端口分配模组、所述路径算法模组、所述输出端口分配模组和所述数据分析模组依次电连接；/n所述IP核提取模组，用于从待测电路提取测试所用的测试IP核和测试参数；/n所述IP核编码模组，用于采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；/n所述输入端口分配模组，用于分配未占用的所述测试IP核输入端口；/n所述路径算法模组，用于规划测试路径；/n所述输出端口分配模组，用于分配未占用的所述测试IP核输出端口；/n所述数据分析模组，用于对测试结果进行分析。/n

【技术特征摘要】
1.一种片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，
包括IP核提取模组、IP核编码模组、输入端口分配模组、路径算法模组、输出端口分配模组和数据分析模组，所述IP核提取模组、所述IP核编码模组、所述输入端口分配模组、所述路径算法模组、所述输出端口分配模组和所述数据分析模组依次电连接；
所述IP核提取模组，用于从待测电路提取测试所用的测试IP核和测试参数；
所述IP核编码模组，用于采用格雷码编码法对超立方拓扑结构进行编码，并将所述测试IP核映射至超立方拓扑结构中；
所述输入端口分配模组，用于分配未占用的所述测试IP核输入端口；
所述路径算法模组，用于规划测试路径；
所述输出端口分配模组，用于分配未占用的所述测试IP核输出端口；
所述数据分析模组，用于对测试结果进行分析。


2.如权利要求1所述的片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，
所述IP核提取模组包括IP核选择模块和参数采集模块，所述IP核选择模块，用于从待测电路中提取所述测试IP核，所述参数采集模块，用于采集测试过程中所需要的各个所述测试IP核的输入输出端口数、测试向量个数、测试时间、测试功耗。


3.如权利要求2所述的片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，
所述IP核编码模组包括编码模块和映射模块，所述编码模块，用于对超立方体拓扑结构进行编码，保证各个节点中编号相差一位的各个节点为相邻节点；所述映射模块，用于将各个测试IP核分配到拓扑结构中。


4.如权利要求3所述的片上网络中基于超立方体拓扑结构的测试规划系统，其特征在于，
所述路径算法模组包括输入路径计算模块和输出路径计算模块，所述输入路径计算模块，用于计算测试向量输入目标所述测试IP核的路径，所述输出路径计算单元，用于计算测试结果输出到所述测试IP核输出端口的路径。


5.如权利要求4所述的片上网络中基于超立方体拓扑结构的测...

【专利技术属性】
技术研发人员：胡聪，信文雪，周甜，朱爱军，许川佩，梁志勋，黄喜军，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45