多层片式压敏电阻制造技术

本公开公开了一种多层片式压敏电阻，其包括陶瓷主体，所述陶瓷主体的内部设有层叠设置的多个并联的压敏电阻单元，多个所述压敏电阻单元之间彼此相互独立，且每个所述压敏电阻单元包括极性相反并在垂直于层叠方向的平面内间隔排布的两个内电极。该多层片式压敏电阻通过将每个压敏电阻单元中的两个内电极在垂直于层叠方向的平面内间隔排布，以使得极间距IED大大增加，且变化空间较大。

Multilayer chip varistor

【技术实现步骤摘要】
多层片式压敏电阻
本公开涉及压敏电阻，特别是涉及一种多层片式压敏电阻。
技术介绍
随着电子产品朝向微型化、薄型化、集成化和多功能化的发展，压敏电阻已发展到多层片式压敏电阻(下文，简称为MLV)。MLV具有体积小、重量轻和可靠性高等特点，因而广泛用于各种领域。MLV结构通常包括呈长方体的陶瓷主体，其内部设有呈交错排布的内电极：第一内电极和第二内电极，MLV的额定电压Vnom通常由第一内电极和第二内电极之间的内电极间距IED来控制(Vnom＝Ev×IED，其中，EV为特定电压)，目前，内电极的排布方式目前主要有两种：(1)第一内电极和第二内电极在层叠方向上交错，(2)第一内电极和第二内电极在重叠方向上至少部分地重叠。在这两种排布方式中，第一内电极和第二内电极之间的内电极间距IED均在陶瓷主体的高度方向上测量的，因而受陶瓷主体的尺寸的限制，导致第一内电极和第二内电极之间的极间距较小，从而导致额定电压不能满足要求，且抗静电性能较差。
技术实现思路
本公开的一个目的旨在解决现有技术中存在的上述问题和缺陷的至少一个方面。根据本文档来自技高网...

【技术保护点】
1.一种多层片式压敏电阻，其特征在于，包括陶瓷主体，所述陶瓷主体的内部设有层叠设置的多个并联的压敏电阻单元，多个所述压敏电阻单元之间彼此相互独立，且每个所述压敏电阻单元包括极性相反并在垂直于层叠方向的平面内间隔排布的两个内电极。/n

【技术特征摘要】
1.一种多层片式压敏电阻，其特征在于，包括陶瓷主体，所述陶瓷主体的内部设有层叠设置的多个并联的压敏电阻单元，多个所述压敏电阻单元之间彼此相互独立，且每个所述压敏电阻单元包括极性相反并在垂直于层叠方向的平面内间隔排布的两个内电极。


2.根据权利要求1所述的多层片式压敏电阻，其特征在于，两个所述内电极包括第一内电极和第二内电极，多个所述压敏电阻单元中的第一内电极在所述层叠方向上完全重叠。


3.根据权利要求2所述的多层片式压敏电阻，其特征在于，多个所述压敏电阻单元中的第二内电极在所述层叠方向上完全重叠。


4.根据权利要求3所述的多层片式压敏电阻，其特征在于，当所述陶瓷主体的沿所述内电极的排布方向的长度为L时，则所述第一内电极和所述第二内电极之间的极间距IED满足下列等式：
0.8L≥IED≥0.2L。


5.根据权利要求4所述的多层片式压敏电阻，其特征在于，所述排布方向与所述陶瓷主体的长度方向一致。

【专利技术属性】
技术研发人员：刘树英，周斌扬，颜健，
申请(专利权)人：东莞令特电子有限公司，
类型：新型
国别省市：广东;44