一种高可靠自适应死区时间的栅极驱动电路制造技术

一种高可靠自适应死区时间的栅极驱动电路，高端栅极驱动模块中根据高端驱动逻辑控制信号和低端功率管栅极驱动信号产生高端逻辑信号，并引入低端防穿通反馈信号，使得高端栅极驱动模块仅当高端驱动逻辑控制信号为高、低端功率管栅极驱动信号为低和低端防穿通反馈信号为低时开启高端功率管；低端栅极驱动模块中根据低端驱动逻辑控制信号、死区检测信号、高端功率管和低端功率管连接处信号产生低端逻辑信号，同时引入低端防穿通反馈信号，仅当低端驱动逻辑控制信号为高、死区检测信号为低、高端功率管和低端功率管的连接处信号为低、高端防穿通反馈信号为低时开启低端功率管。本发明专利技术能够自适应死区时间，且避免了高端功率管和低端功率管同时开启。

A high reliability adaptive dead time gate drive circuit

【技术实现步骤摘要】
一种高可靠自适应死区时间的栅极驱动电路
本专利技术属于模拟集成电路
，涉及一种高可靠自适应死区时间的栅极驱动电路。
技术介绍
功率开关管的栅驱动电路是功率转换、LED驱动等芯片的核心电路之一，驱动电路的特征直接影响开关电源工作的安全可靠性和性能指标。采用同步整流技术的开关电源电路中，为了保证上下管不同时开启，避免造成穿通损坏电路，需要在开关转换过程中设置死区时间以保护电路安全工作。传统的固定死区时间虽然在设计上较为简单，但是为了保证所有条件下都不发生上低端功率管穿通的情况，需要将死区时间设计的相当长，这样不可避免地会产生较长时间的体二极管导通，增大了功率损耗。死区时间设置的不合理是产生功率损失的主要原因之一，为了尽量减小这种体二极管导通对电路性能的影响，需要引入自适应死区时间技术优化死区时间，提高转换效率。另外自适应死区时间技术在利用高端驱动逻辑控制信号H_ctrl和低端驱动逻辑控制信号L_ctrl分别控制高端功率管和低端功率管时，高端驱动逻辑控制信号H_ctrl和低端驱动逻辑控制信号L_ctrl容易产生交叠，导致高端功率管和下高端功率管同时导通。
技术实现思路
针对传统固定死区时间检测技术中存在的死区时间设计过长增大功率损耗的问题，以及高端功率管栅极驱动信号和低端功率管栅极驱动信号容易产生交叠的问题，本专利技术提出了一种栅极驱动电路，采用自适应死区时间的驱动策略，避免了死区时间过长或过短造成的功率损耗等问题，使功率管可以实现可靠的开关动作；此外本专利技术还增加了非交叠时序结构，使得即使在高端驱动逻辑控制信号H_ctrl和低端驱动逻辑控制信号L_ctrl交叠时仍能保证开关电源中高端功率管和低端功率管不会同时导通，确保了自适应死区驱动电路的可靠性。本专利技术的技术方案为：一种高可靠自适应死区时间的栅极驱动电路，用于产生开关电源中高端功率管栅极驱动信号和低端功率管栅极驱动信号，所述栅极驱动电路包括高端栅极驱动模块和低端栅极驱动模块，所述高端栅极驱动模块包括高端逻辑控制单元、高端驱动单元和死区检测单元，所述低端栅极驱动模块包括低端逻辑控制单元和低端驱动单元；所述高端栅极驱动模块还包括高端非重叠防串扰单元，所述低端栅极驱动模块还包括低端非重叠防串扰单元；所述高端逻辑控制单元用于根据高端驱动逻辑控制信号和所述低端功率管栅极驱动信号产生高端逻辑信号；所述高端非重叠防串扰单元包括第二NMOS管和第三PMOS管，第二NMOS管的栅极连接第三PMOS管的栅极和所述高端逻辑信号，其源极连接低端防穿通反馈信号，其漏极连接第三PMOS管的漏极并输出高端控制信号；第三PMOS管的源极连接电源电压；所述低端防穿通反馈信号为与所述低端功率管栅极驱动信号同相的信号；仅当高端驱动逻辑控制信号为高电平、低端功率管栅极驱动信号为低电平和低端防穿通反馈信号为低电平时，所述高端控制信号翻转为高电平；所述高端驱动单元用于提升所述高端控制信号的驱动能力产生所述高端功率管栅极驱动信号；所述死区检测单元通过检测所述高端功率管栅极驱动信号与所述开关电源中高端功率管和低端功率管连接处信号的电压差产生死区检测信号；所述低端逻辑控制单元用于根据低端驱动逻辑控制信号、死区检测信号、高端功率管和低端功率管连接处信号产生低端逻辑信号；所述低端非重叠防串扰单元包括第一NMOS管和第二PMOS管，第一NMOS管的栅极连接第二PMOS管的栅极和所述低端逻辑信号，其源极连接高端防穿通反馈信号，其漏极连接第二PMOS管的漏极并输出低端控制信号；第二PMOS管的源极连接电源电压；所述高端防穿通反馈信号为与所述高端功率管栅极驱动信号同相的信号；仅当低端驱动逻辑控制信号为高电平、死区检测信号为低电平、高端功率管和低端功率管的连接处信号为低电平、高端防穿通反馈信号为低电平时，所述低端控制信号翻转为高电平；所述低端驱动单元用于提升所述低端控制信号的驱动能力产生所述低端功率管栅极驱动信号。具体的，所述高端逻辑控制单元包括第一电平位移器、第四反相器、第五反相器、第六反相器、第二电阻、第五电阻和第二或非门，第一电平位移器的输入端连接所述高端驱动逻辑控制信号，其输出端连接第四反相器的输入端；第五电阻的一端连接电源电压，另一端产生所述第二或非门的供电电源；第二或非门的第一输入端连接第四反相器的输出端并通过第二电阻后连接电源电压，其第二输入端连接所述低端功率管栅极驱动信号，其输出端依次通过第五反相器和第六反相器后产生所述高端逻辑信号。具体的，所述死区检测单元包括第八反相器、第九反相器、第四电阻、第一耐压NMOS管、第一耐压PMOS管、第一低阈值PMOS管和第三NMOS管，第八反相器的输入端连接所述高端控制信号，其输出端通过第九反相器后连接第一耐压NMOS管的栅极；第一耐压NMOS管的源极接地，其漏极通过第四电阻后连接第一耐压PMOS管的漏极、第三NMOS管的栅极、以及第一低阈值PMOS管的栅极和漏极；第一耐压PMOS管的栅极连接高端功率管和低端功率管连接处信号，其源极连接所述高端功率管栅极驱动信号；第三NMOS管的漏极连接电源电压，其源极连接第一低阈值PMOS管的源极并产生所述死区检测信号。具体的，所述低端逻辑控制单元包括第二电平位移器、第一反相器、第一电阻、第一或非门和滤波单元，第二电平位移器的输入端连接所述低端驱动逻辑控制信号，其输出端连接第一反相器的输入端；第一或非门的第一输入端连接第一反相器的输出端并通过第一电阻后连接电源电压，其第二输入端连接所述死区检测信号，其第三输入端连接所述高端功率管和低端功率管连接处信号经过所述滤波单元后的信号，其输出端产生所述低端逻辑信号。具体的，所述滤波单元包括第一PMOS管，第一PMOS管的栅极接地，其漏极连接所述高端功率管和低端功率管连接处信号，其源极连接第一或非门的第三输入端。具体的，所述低端逻辑控制单元还包括第三电阻，第三电阻的一端连接电源电压，另一端产生所述第一或非门的供电电源。具体的，所述低端驱动单元包括第一驱动链、第二反相器和第三反相器，其中第二反相器的宽长比和总面积大于第三反相器；第一驱动链的输入端连接所述低端控制信号，其输出端连接第二反相器的输入端和第三反相器的输入端；第二反相器的输出端输出所述低端功率管栅极驱动信号，第三反相器的输出端输出所述低端防穿通反馈信号。本专利技术的有益效果为：本专利技术通过死区检测单元自适应调整死区时间，避免了死区时间过长和过短会带来的功耗问题；另外利用非交叠防串扰结构防止高端和低端驱动逻辑控制信号交叠时产生交叠的功率管栅极驱动信号，避免高端功率管和低端功率管同时开启，增加了电路的安全可靠性。附图说明图1为本专利技术提出的一种高可靠自适应死区时间的栅极驱动电路的原理拓扑图。图2为本专利技术提出的一种高可靠自适应死区时间的栅极驱动电路中低端栅极驱动模块的一种实现电路图。图3为本本文档来自技高网...

【技术保护点】
1.一种高可靠自适应死区时间的栅极驱动电路，用于产生开关电源中高端功率管栅极驱动信号和低端功率管栅极驱动信号，所述栅极驱动电路包括高端栅极驱动模块和低端栅极驱动模块，所述高端栅极驱动模块包括高端逻辑控制单元、高端驱动单元和死区检测单元，所述低端栅极驱动模块包括低端逻辑控制单元和低端驱动单元；/n其特征在于，所述高端栅极驱动模块还包括高端非重叠防串扰单元，所述低端栅极驱动模块还包括低端非重叠防串扰单元；/n所述高端逻辑控制单元用于根据高端驱动逻辑控制信号和所述低端功率管栅极驱动信号产生高端逻辑信号；/n所述高端非重叠防串扰单元包括第二NMOS管和第三PMOS管，第二NMOS管的栅极连接第三PMOS管的栅极和所述高端逻辑信号，其源极连接低端防穿通反馈信号，其漏极连接第三PMOS管的漏极并输出高端控制信号；第三PMOS管的源极连接电源电压；/n所述低端防穿通反馈信号为与所述低端功率管栅极驱动信号同相的信号；/n仅当高端驱动逻辑控制信号为高电平、低端功率管栅极驱动信号为低电平和低端防穿通反馈信号为低电平时，所述高端控制信号翻转为高电平；/n所述高端驱动单元用于提升所述高端控制信号的驱动能力产生所述高端功率管栅极驱动信号；/n所述死区检测单元通过检测所述高端功率管栅极驱动信号与所述开关电源中高端功率管和低端功率管连接处信号的电压差产生死区检测信号；/n所述低端逻辑控制单元用于根据低端驱动逻辑控制信号、死区检测信号、高端功率管和低端功率管连接处信号产生低端逻辑信号；/n所述低端非重叠防串扰单元包括第一NMOS管和第二PMOS管，第一NMOS管的栅极连接第二PMOS管的栅极和所述低端逻辑信号，其源极连接高端防穿通反馈信号，其漏极连接第二PMOS管的漏极并输出低端控制信号；第二PMOS管的源极连接电源电压；/n所述高端防穿通反馈信号为与所述高端功率管栅极驱动信号同相的信号；/n仅当低端驱动逻辑控制信号为高电平、死区检测信号为低电平、高端功率管和低端功率管的连接处信号为低电平、高端防穿通反馈信号为低电平时，所述低端控制信号翻转为高电平；/n所述低端驱动单元用于提升所述低端控制信号的驱动能力产生所述低端功率管栅极驱动信号。/n...

【技术特征摘要】
1.一种高可靠自适应死区时间的栅极驱动电路，用于产生开关电源中高端功率管栅极驱动信号和低端功率管栅极驱动信号，所述栅极驱动电路包括高端栅极驱动模块和低端栅极驱动模块，所述高端栅极驱动模块包括高端逻辑控制单元、高端驱动单元和死区检测单元，所述低端栅极驱动模块包括低端逻辑控制单元和低端驱动单元；
其特征在于，所述高端栅极驱动模块还包括高端非重叠防串扰单元，所述低端栅极驱动模块还包括低端非重叠防串扰单元；
所述高端逻辑控制单元用于根据高端驱动逻辑控制信号和所述低端功率管栅极驱动信号产生高端逻辑信号；
所述高端非重叠防串扰单元包括第二NMOS管和第三PMOS管，第二NMOS管的栅极连接第三PMOS管的栅极和所述高端逻辑信号，其源极连接低端防穿通反馈信号，其漏极连接第三PMOS管的漏极并输出高端控制信号；第三PMOS管的源极连接电源电压；
所述低端防穿通反馈信号为与所述低端功率管栅极驱动信号同相的信号；
仅当高端驱动逻辑控制信号为高电平、低端功率管栅极驱动信号为低电平和低端防穿通反馈信号为低电平时，所述高端控制信号翻转为高电平；
所述高端驱动单元用于提升所述高端控制信号的驱动能力产生所述高端功率管栅极驱动信号；
所述死区检测单元通过检测所述高端功率管栅极驱动信号与所述开关电源中高端功率管和低端功率管连接处信号的电压差产生死区检测信号；
所述低端逻辑控制单元用于根据低端驱动逻辑控制信号、死区检测信号、高端功率管和低端功率管连接处信号产生低端逻辑信号；
所述低端非重叠防串扰单元包括第一NMOS管和第二PMOS管，第一NMOS管的栅极连接第二PMOS管的栅极和所述低端逻辑信号，其源极连接高端防穿通反馈信号，其漏极连接第二PMOS管的漏极并输出低端控制信号；第二PMOS管的源极连接电源电压；
所述高端防穿通反馈信号为与所述高端功率管栅极驱动信号同相的信号；
仅当低端驱动逻辑控制信号为高电平、死区检测信号为低电平、高端功率管和低端功率管的连接处信号为低电平、高端防穿通反馈信号为低电平时，所述低端控制信号翻转为高电平；
所述低端驱动单元用于提升所述低端控制信号的驱动能力产生所述低端功率管栅极驱动信号。


2.根据权利要求1所述的高可靠自适应死区时间的栅极驱动电路，其特征在于，所述高端逻辑控制单元包括第一电平位移器、第四反相器、第五反相器、第六反相器、第二电阻、第五电阻和第二或非门，
第一电平位移器的输入端连接所述高端驱动逻辑控制信号，其输出端连接第四反相器的输入端；
第五电阻的一端连接电源电压，另一端产生所述第二或非门的...

【专利技术属性】
技术研发人员：周泽坤，王佳妮，王韵坤，金正扬，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51