集成电路的电学相关的设计规则检查方法及装置制造方法及图纸

本公开涉及一种集成电路的电学相关的设计规则检查方法及装置，所述方法包括：获取所述集成电路的寄生参数网表；接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查，由此能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。

Design rule checking method and device related to electricity of integrated circuit

【技术实现步骤摘要】
集成电路的电学相关的设计规则检查方法及装置
本公开涉及集成电路的物理验证
，尤其涉及一种集成电路的电学相关的设计规则检查方法及装置。
技术介绍
在集成电路的版图设计完成后，需要对集成电路版图进行物理验证(英文：PhysicalVerification)。物理验证通常包括设计规则检查(英文：DesignRuleCheck，简称：DRC)、版图与电路图一致性比对(英文：LayoutVersusSchematic，简称：LVS)和电学规则检查(英文：ElectricalRuleCheck，简称：ERC)等。相关技术中，在对集成电路进行物理验证的期间，由对电学相关的DRC检查熟悉但对电路设计不熟悉的物理设计工程师进行电学相关的DRC检查，因此易于造成检查的假错和过设计。另外，由于电学相关的DRC检查包括很多电学相关项的检查，特别在先进工艺下，检查条目越来越多且要求更加苛刻，因此耗时耗力且极易出错。
技术实现思路
有鉴于此，本公开提出了一种集成电路的电学相关的设计规则检查方法及装置。根据本公开的第一方面，提供了一种集成电路的电学相关的设计规则检查方法，包括：获取所述集成电路的寄生参数网表；接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。根据本公开的第二方面，提供了一种集成电路的电学相关的设计规则检查装置，包括：获取模块，用于获取所述集成电路的寄生参数网表；接收模块，用于接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；检查模块，用于根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。本公开的实施例提供的技术方案可以包括以下有益效果：获取集成电路的寄生参数网表并接收集成电路的电路仿真结果和电学相关的DRC规则，根据集成电路的寄生参数网表、电路仿真结果和电学相关的DRC规则对集成电路进行电学相关的DRC检查，由此，在无需操作人员手动编写代码的情况下，仅根据所获取的寄生参数网表以及所接收的电路仿真结果和电学相关的DRC规则这三者就能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。相比于现有技术中的进行电学相关的DRC检查的操作人员受限于对电学相关的DRC检查熟悉但对电路设计不熟悉的物理设计工程师，本公开可以降低进行电学相关的DRC检查的操作人员对电学相关的DRC检查的熟悉度的要求，由此，可由对电路设计熟悉的设计工程师来进行电学相关的DRC检查，从而极大地提高了集成电路的设计质量，并且由于由对电路设计熟悉的设计工程师来设计电路并进行电学相关的DRC检查，而无需再经由未进行电路设计的其他人员进行电学相关的DRC检查，因此可简化集成电路的设计流程，提升了集成电路的设计效率，使集成电路能够快速产品化并达到签核的标准。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。附图说明包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。图1是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查方法的流程图。图2是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查装置的框图。图3是根据一示例性实施例示出的一种用于集成电路的电学相关的设计规则检查装置的硬件结构框图。具体实施方式以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。图1是根据一示例性实施例示出的一种集成电路的电学相关的设计规则检查方法的流程图。在一种可能的实现方式中，本公开的电学相关的设计规则检查方法可应用在可靠性仿真平台，其中该可靠性仿真平台例如能够对集成电路进行可靠性分析并且可定位到集成电路中存在可靠性问题的物理位置，示例性的，该可靠性仿真平台例如为现有的晶体管级的可靠性仿真(签核(英文：Signoff))平台。其中，对集成电路进行的可靠性分析包括但不限于电源和信号线上的电压降(英文：Voltage-drop)和电迁移(英文：ElectricalMigration，简称：EM)的可靠性分析等。如图1所示，本公开的电学相关的设计规则检查方法可以包括如下步骤。在步骤S110中，获取所述集成电路的寄生参数网表。本实施例中，可通过如下方式来获取集成电路的寄生参数网表：方式一、获取集成电路的电路网表和集成电路的版图，通过对集成电路的电路网表和集成电路的版图进行物理抽取，来获取集成电路的寄生参数网表。方式二、通过寄生参数提取工具或其它软件工具来提取集成电路的寄生参数，获取寄生参数提取工具对集成电路进行寄生参数提取后的提取结果，其中该提取结果为寄生参数网表。在步骤S130中，接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则。本实施例中，集成电路的电路仿真结果可为通过仿真工具对集成电路进行电路仿真的结果，可包括各种仿真输出的结果。示例性的，电路仿真结果可为诸如FSDB文件和PSF文件等的波形文件、诸如PWL文件、CSV文件和VCD文件等的文本文件。根据电路仿真结果，可确定在预定时间内集成电路的各元器件的输入端上的信号变化幅度、输出端上的信号变化幅度和各寄生元件上的信号变化幅度。因此，电路仿真结果是动态的检查结果。电学相关的DRC规则可包括但不限于各芯片制造商所规定的电学规则。表1是根据一示例性实施例示出的一种电学相关的DRC规则的表。表1一种电学相关的DRC规则的表本领域技术人员应能够理解，表1中的M2.S.2、M2.S.18.0、M2.S.18.1、M2.S.18.2和M2.S.18.3表示电学相关的DRC规则的标识；表1中的“SpacebetweenM2”表示第二层金属中的两条金属线之间的间距。相应地，标识为M2.S.18.0的电学相关的DRC规则为：第二层金属中的两条金属线之间的电压降应大于(1.05V+10％)、并且两条金属线之间的间距应为0.042。在步骤S本文档来自技高网...

【技术保护点】
1.一种集成电路的电学相关的设计规则检查方法，其特征在于，包括：/n获取所述集成电路的寄生参数网表；/n接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；/n根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。/n

【技术特征摘要】
1.一种集成电路的电学相关的设计规则检查方法，其特征在于，包括：
获取所述集成电路的寄生参数网表；
接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；
根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查。


2.根据权利要求1所述的方法，其特征在于，还包括：
接收所述集成电路的版图；以及
接收所述集成电路的电路网表，
其中，所述获取所述集成电路的寄生参数网表，包括：
通过对所述电路网表和所述集成电路的版图进行物理抽取，来获取所述寄生参数网表。


3.根据权利要求2所述的方法，其特征在于，根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查，包括：
根据所述寄生参数网表和所述电学相关的DRC规则，确定所述集成电路是否符合所述电学相关的DRC规则；
在确定为所述集成电路不符合所述电学相关的DRC规则时，根据所述电路仿真结果确定所述集成电路中不符合所述电学相关的DRC规则的物理位置。


4.根据权利要求1-3中任一项所述的方法，其特征在于，还包括：
输出对所述集成电路进行所述电学相关的DRC检查的...

【专利技术属性】
技术研发人员：汤雅权，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31