驱控一体控制系统及FPGA电流环配置方法技术方案

本发明专利技术提供驱动一体控制系统，其能够通过单一芯片SOC实现。单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元，第一处理器及第二处理器与FPGA单元通过AXI总线访问。控制系统包括多个位置传感器、多个速度传感器及多个电流采集器。多个位置传感器能够分别采集多个驱动轴所连接的转子位置信息。多个速度传感器能够分别采集多个驱动轴所连接的转子速度信息。多个电流采集器能够分别采集驱动多个驱动轴转动的输出电流。本发明专利技术还提供FPGA电流环配置方法。本发明专利技术便于实现多轴电流环，具备软件开发的便捷性，保证了FPGA运行的实时高效性、可重构性，容易实现多轴协同性。

Drive control integrated control system and FPGA current loop configuration method

【技术实现步骤摘要】
驱控一体控制系统及FPGA电流环配置方法
本专利技术涉及驱控一体和数控专用设备先进制造领域。本专利技术具体涉及了驱动一体控制系统及FPGA电流环配置方法。
技术介绍
现有的伺服驱动器一般为单轴或双轴伺服驱动器，由于单个MCU或DSP无法直接控制双轴以上的伺服电机控制，特别是电流环，所以需要多轴伺服驱动器时，要用多个单轴驱动器拼接。传统的伺服电机控制技术中，有一种是MCU加FPGA的架构。FPGA实现相对简单的电流环，因为FPGA逻辑实现复杂算法、增加或更改算法有很大的难度与复杂度，不易实现，需要不断优化与调整。
技术实现思路
本专利技术的目的是提供驱控一体控制系统。本专利技术的另一目的是提供FPGA电流环配置方法。本专利技术提供驱动一体控制系统，其能够通过单一芯片SOC实现。单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元，第一处理器及第二处理器与FPGA单元通过AXI总线访问。控制系统包括多个位置传感器、多个速度传感器及多个电流采集器。多个位置传感器能够分别采集多个驱动轴所连接的转子位置信息。多个速度传感器能够分别采集多个驱动轴所连接的转子速度信息。多个电流采集器能够分别采集驱动多个驱动轴转动的输出电流。其中，第一处理器配置为，接收或存储数控驱动程序。第一处理器配置为根据数控驱动程序中多个驱动轴的指令行获取与多个驱动轴所对应的驱动信息。驱动信息中包括多个驱动轴的标识信息、设定转动位置信息、设定输出轴转动驱动信息及设定速度信息。第二处理器与第一处理器能够数据共享。第二处理器配置为，与多个驱动轴分别对应的速度环控制单元及位置环控制单元。速度环控制单元能够接收速度传感器的转子速度信息。速度环控制单元能够根据转子速度信息比较设定速度信息输出多个驱动轴的速度反馈信息。位置环控制单元能够接收位置传感器的转子位置信息。位置环控制单元能够根据转子位置信息比较设定转动位置信息输出多个驱动轴的位置反馈信息。根据设定的多轴电流环程序获取多轴电流环算法代码及多轴主机通信接口代码。多轴电流环程序中包括第一处理器及第二处理器的地址信息或标识信息。根据多轴电流环算法代码生成多轴电流环算法IP核。根据多轴主机通信接口代码生成多轴电流环通信IP核。多轴电流环通信IP核包括第一处理器及第二处理器的地址信息或标识信息。FPGA单元配置多轴电流环算法IP核及多轴电流环通信IP核。第二处理器通过多轴电流环通信IP核访问多轴电流环算法IP核。多轴电流环通信IP核获取设定输出轴转动驱动信息。FPGA单元配置为，根据设定输出轴转动驱动信息通过多轴电流环算法IP核获取设定输出电流。FPGA单元配置能够接收多个驱动轴转动的输出电流。FPGA单元能够根据多个驱动轴转动的输出电流及设定输出电流通过多轴电流环算法IP核获取且输出多个驱动轴的电流反馈信息。FPGA单元配置一个PWM控制模块。PWM控制模块根据多个驱动轴转动的输出电流驱动多个驱动轴转动。在控制系统的另一种示意性实施方式中，第一处理器与第二处理器之间通过API接口传输数据。在控制系统的另一种示意性实施方式中，多轴电流环算法代码为C语言代码时，根据多轴电流环算法代码生成多轴电流环算法IP核的步骤包括：根据多轴电流环算法C语言代码，通过HLS软件生成HDL语言的多轴电流环算法；根据HDL语言的多轴电流环算法生成多轴电流环算法IP核。多轴主机通信接口代码为C语言代码时，根据多轴主机通信接口代码生成多轴电流环算法IP核的步骤包括：根据多轴主机通信接口C语音代码，通过HLS软件生成HDL语言的多轴主机通信接口代码；根据HDL语言的多轴主机通信接口代码生成多轴电流环算法IP核。在控制系统的另一种示意性实施方式中，第一处理器还配置为，当第一处理器获取驱动信息后，驱动第二处理器运行。在控制系统的另一种示意性实施方式中，第一处理器还配置为，根据数控驱动程序中多个驱动轴的指令行通过轨迹分析获取与多个驱动轴所对应的驱动信息。本专利技术还提供FPGA电流环配置方法，控制系统具有多个驱动轴且能够通过数控驱动程序驱动驱动轴。数控驱动程序中具有能够驱动多个驱动轴的指令行。驱动一体控制系统为单一芯片SOC实现。单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元，第一处理器及第二处理器与FPGA单元通过AXI总线访问。控制系统包括多个位置传感器、多个速度传感器及多个电流采集器。多个位置传感器能够分别采集多个驱动轴所连接的转子位置信息。多个速度传感器能够分别采集多个驱动轴所连接的转子速度信息。多个电流采集器能够分别采集驱动多个驱动轴转动的输出电流。其中，第一处理器配置为，接收或存储数控驱动程序。第一处理器配置为根据数控驱动程序中多个驱动轴的指令行获取与多个驱动轴所对应的驱动信息。驱动信息中包括多个驱动轴的标识信息、设定转动位置信息、设定输出轴转动驱动信息及设定速度信息。第二处理器与第一处理器能够数据共享。第二处理器配置为，与多个驱动轴分别对应的速度环控制单元及位置环控制单元。速度环控制单元能够接收速度传感器的转子速度信息。速度环控制单元能够根据转子速度信息比较设定速度信息输出多个驱动轴的速度反馈信息。位置环控制单元能够接收位置传感器的转子位置信息。位置环控制单元能够根据转子位置信息比较设定转动位置信息输出多个驱动轴的位置反馈信息。根据设定的多轴电流环程序获取多轴电流环算法代码及多轴主机通信接口代码。多轴电流环程序中包括第一处理器及第二处理器的地址信息或标识信息。根据多轴电流环算法代码生成多轴电流环算法IP核。根据多轴主机通信接口代码生成多轴电流环通信IP核。多轴电流环通信IP核包括第一处理器及第二处理器的地址信息或标识信息。FPGA单元配置多轴电流环算法IP核及多轴电流环通信IP核。第二处理器通过多轴电流环通信IP核访问多轴电流环算法IP核。多轴电流环通信IP核获取设定输出轴转动驱动信息。FPGA单元配置为，根据设定输出轴转动驱动信息通过多轴电流环算法IP核获取设定输出电流。FPGA单元配置能够接收多个驱动轴转动的输出电流。FPGA单元能够根据多个驱动轴转动的输出电流及设定输出电流通过多轴电流环算法IP核获取且输出多个驱动轴的电流反馈信息。FPGA单元配置一个PWM控制模块。PWM控制模块根据多个驱动轴转动的输出电流驱动多个驱动轴转动。在配置方法的另一种示意性实施方式中，第一处理器与第二处理器之间通过API接口传输数据。在配置方法的另一种示意性实施方式中，多轴电流环算法代码为C语言代码时，根据多轴电流环算法代码生成多轴电流环算法IP核的步骤包括：根据多轴电流环算法C语言代码，通过HLS软件生成HDL语言的多轴电流环算法；根据HDL语言的多轴电流环算法生成多轴电流环算法IP核。多轴主机通信接口代码为C语言代码时，根据多轴主机通信接口代码生成多轴电流环算法IP核的步骤包括：...

【技术保护点】
1.驱控一体控制系统，其特征在于，其能够通过单一芯片SOC实现；所述单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元：所述第一处理器及所述第二处理器与所述FPGA单元通过AXI总线访问；/n所述控制系统包括：/n多个位置传感器，其能够分别采集所述多个驱动轴所连接的转子位置信息；/n多个速度传感器，其能够分别采集所述多个驱动轴所连接的转子速度信息；/n多个电流采集器，其能够分别采集驱动所述多个驱动轴转动的输出电流；/n其中，所述第一处理器配置为，接收或存储所述数控驱动程序；所述第一处理器配置为根据所述数控驱动程序中多个驱动轴的指令行获取与多个驱动轴所对应的驱动信息；所述驱动信息中包括多个驱动轴的标识信息、设定转动位置信息、设定输出轴转动驱动信息及设定速度信息；/n所述第二处理器与所述第一处理器能够数据共享；所述第二处理器配置为，与多个驱动轴分别对应的速度环控制单元及位置环控制单元；所述速度环控制单元能够接收所述速度传感器的转子速度信息；所述速度环控制单元能够根据所述转子速度信息比较设定速度信息输出多个驱动轴的速度反馈信息；/n所述位置环控制单元能够接收所述位置传感器的转子位置信息；所述位置环控制单元能够根据所述转子位置信息比较设定转动位置信息输出多个驱动轴的位置反馈信息；/n根据设定的多轴电流环程序获取多轴电流环算法代码及多轴主机通信接口代码；所述多轴电流环程序中包括所述第一处理器及所述第二处理器的地址信息或标识信息；/n根据所述多轴电流环算法代码生成多轴电流环算法IP核；根据所述多轴主机通信接口代码生成多轴电流环通信IP核；所述多轴电流环通信IP核包括所述第一处理器及所述第二处理器的地址信息或标识信息；/n所述FPGA单元配置所述多轴电流环算法IP核及所述多轴电流环通信IP核；/n所述第二处理器通过所述多轴电流环通信IP核访问所述多轴电流环算法IP核；所述多轴电流环通信IP核获取所述设定输出轴转动驱动信息；所述FPGA单元配置为，根据所述设定输出轴转动驱动信息通过所述多轴电流环算法IP核获取设定输出电流；所述FPGA单元配置能够接收所述多个驱动轴转动的输出电流；所述FPGA单元能够根据所述多个驱动轴转动的输出电流及所述设定输出电流通过所述多轴电流环算法IP核获取且输出多个驱动轴的电流反馈信息；/n所述FPGA单元配置一个PWM控制模块；所述PWM控制模块根据所述多个驱动轴转动的输出电流驱动所述多个驱动轴转动。/n...

【技术特征摘要】
1.驱控一体控制系统，其特征在于，其能够通过单一芯片SOC实现；所述单一芯片SOC具有一个第一处理器、一个第二处理器及一个FPGA单元：所述第一处理器及所述第二处理器与所述FPGA单元通过AXI总线访问；
所述控制系统包括：
多个位置传感器，其能够分别采集所述多个驱动轴所连接的转子位置信息；
多个速度传感器，其能够分别采集所述多个驱动轴所连接的转子速度信息；
多个电流采集器，其能够分别采集驱动所述多个驱动轴转动的输出电流；
其中，所述第一处理器配置为，接收或存储所述数控驱动程序；所述第一处理器配置为根据所述数控驱动程序中多个驱动轴的指令行获取与多个驱动轴所对应的驱动信息；所述驱动信息中包括多个驱动轴的标识信息、设定转动位置信息、设定输出轴转动驱动信息及设定速度信息；
所述第二处理器与所述第一处理器能够数据共享；所述第二处理器配置为，与多个驱动轴分别对应的速度环控制单元及位置环控制单元；所述速度环控制单元能够接收所述速度传感器的转子速度信息；所述速度环控制单元能够根据所述转子速度信息比较设定速度信息输出多个驱动轴的速度反馈信息；
所述位置环控制单元能够接收所述位置传感器的转子位置信息；所述位置环控制单元能够根据所述转子位置信息比较设定转动位置信息输出多个驱动轴的位置反馈信息；
根据设定的多轴电流环程序获取多轴电流环算法代码及多轴主机通信接口代码；所述多轴电流环程序中包括所述第一处理器及所述第二处理器的地址信息或标识信息；
根据所述多轴电流环算法代码生成多轴电流环算法IP核；根据所述多轴主机通信接口代码生成多轴电流环通信IP核；所述多轴电流环通信IP核包括所述第一处理器及所述第二处理器的地址信息或标识信息；
所述FPGA单元配置所述多轴电流环算法IP核及所述多轴电流环通信IP核；
所述第二处理器通过所述多轴电流环通信IP核访问所述多轴电流环算法IP核；所述多轴电流环通信IP核获取所述设定输出轴转动驱动信息；所述FPGA单元配置为，根据所述设定输出轴转动驱动信息通过所述多轴电流环算法IP核获取设定输出电流；所述FPGA单元配置能够接收所述多个驱动轴转动的输出电流；所述FPGA单元能够根据所述多个驱动轴转动的输出电流及所述设定输出电流通过所述多轴电流环算法IP核获取且输出多个驱动轴的电流反馈信息；
所述FPGA单元配置一个PWM控制模块；所述PWM控制模块根据所述多个驱动轴转动的输出电流驱动所述多个驱动轴转动。


2.如权利要求1所述的驱控一体控制系统，其中，所述第一处理器与所述第二处理器之间通过API接口传输数据。


3.如权利要求1所述的驱控一体控制系统，其中，所述多轴电流环算法代码为C语言代码时，根据所述多轴电流环算法代码生成多轴电流环算法IP核的步骤包括：
根据所述多轴电流环算法C语言代码，通过HLS软件生成HDL语言的多轴电流环算法；
根据所述HDL语言的多轴电流环算法生成多轴电流环算法IP核；
所述多轴主机通信接口代码为C语言代码时，根据所述多轴主机通信接口代码生成多轴电流环算法IP核的步骤包括：
根据所述多轴主机通信接口C语音代码，通过HLS软件生成HDL语言的多轴主机通信接口代码；
根据所述HDL语言的多轴主机通信接口代码生成多轴电流环算法IP核。


4.如权利要求1所述的驱控一体控制系统，其中，所述第一处理器还配置为，当所述第一处理器获取所述驱动信息后，驱动所述第二处理器运行。


5.如权利要求1所述的驱控一体控制系统，其中，所述第一处理器还配置为，根据所述数控驱动程序中多个驱动轴的指令行通过轨迹分析获取与多个驱动轴所对应的驱动信息。


6.FPGA电流环配置方法，所述控...

【专利技术属性】
技术研发人员：李运秀，
申请(专利权)人：深圳市宝捷信科技有限公司，
类型：发明
国别省市：广东;44