【技术实现步骤摘要】
【国外来华专利技术】FPGA芯片和具有该FPGA芯片的电子设备
本专利技术涉及FPGA芯片(Field－ProgrammableGateArray，现场可编程逻辑门阵列)领域，尤其涉及一种FPGA芯片和具有该FPGA芯片的电子设备。
技术介绍
在电子设备领域，FPGA芯片以可定制化设计以及开发周期短的特性，被越来越多的使用，但FPGA芯片设计灵活的同时也带来了功耗相比于ASIC器件较高的劣势，对于功耗要求较高的电子设备，需要考虑FPGA低功耗设计。常规的FPGA芯片低功耗设计是通过门控时钟关断一些功能模块来实现，门控时钟的插入通常有两种方法：FPGA芯片设计时手动加入、通过工具自动加入。前者适合应用在长期关断的功能模块中，后者依赖于设计工具的算法。在FPGA芯片中，内存单元功耗占据功耗比例很大，由于内存单元读写逻辑千差万别，工具自动插入很难100％识别，而手动插入工作量又太大，可见，上述两种门控时钟插入方法很难对内存单元功耗进行精准控制。
技术实现思路
本专利技术提供一种FPGA芯片和具有该FPGA芯片的电子设备。具体地，本...
【技术保护点】
1.一种FPGA芯片，所述FPGA芯片应用于电子设备中；其特征在于，所述FPGA芯片包括：/n内存单元，所述内存单元包括数据写入接口，且所述内存单元具有多个存储子单元，每个存储子单元包括使能端；和/n资源管理模块，所述资源管理模块与所述数据写入接口电耦合连接，并与每个存储单元的使能端电耦合连接；/n所述资源管理模块能够通过所述数据写入接口获取所述电子设备的当前使用状态，并根据所述电子设备的当前使用状态，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元使能。/n
【技术特征摘要】
【国外来华专利技术】1.一种FPGA芯片，所述FPGA芯片应用于电子设备中；其特征在于，所述FPGA芯片包括：
内存单元，所述内存单元包括数据写入接口，且所述内存单元具有多个存储子单元，每个存储子单元包括使能端；和
资源管理模块，所述资源管理模块与所述数据写入接口电耦合连接，并与每个存储单元的使能端电耦合连接；
所述资源管理模块能够通过所述数据写入接口获取所述电子设备的当前使用状态，并根据所述电子设备的当前使用状态，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元使能。
2.根据权利要求1所述的FPGA芯片，其特征在于，多个所述存储子单元的大小相等。
3.根据权利要求1所述的FPGA芯片，其特征在于，所述电子设备为相机，所述使用状态包括以下至少一种：
拍摄状态、视频回放状态。
4.根据权利要求1所述的FPGA芯片，其特征在于，所述资源管理模块包括第一检测端和第一输出端，所述第一检测端与所述数据写入接口电耦合连接，所述第一输出端与每个存储单元的使能端电耦合连接。
5.根据权利要求1或4所述的FPGA芯片，其特征在于，所述资源管理模块根据所述电子设备的当前使用状态对应的待写入数据的大小，输出第一使能信号。
6.根据权利要求5所述的FPGA芯片，其特征在于，所述FPGA还包括前向检测模块，所述前向检测模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述资源管理模块根据所述电子设备的当前使用状态对应的待写入数据的大小，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元处于待使能状态；
所述前向检测模块在检测到所述数据写入接口接收到待写入数据后，输出第二使能信号，以使能所述待使能的存储子单元。
7.根据权利要求6所述的FPGA芯片，其特征在于，所述FPGA芯片还包括第一逻辑电路，所述资源管理模块和所述前向检测模块通过所述第一逻辑电路与每个存储子单元的使能端电耦合连接。
8.根据权利要求7所述的FPGA芯片，其特征在于，所述第一逻辑电路包括或运算、与运算、异或运算和非运算中的至少一种。
9.根据权利要求6所述的FPGA芯片，其特征在于，所述待使能的存储子单元为多个；
所述前向检测模块在检测到所述数据写入接口接收到待写入数据后，根据每帧待写入数据的行地址信息，依次使能所述多个待使能的存储子单元，使得当前使能的待使能存储子单元在上一使能的待使能存储子单元写入行数据结束后被使能。
10.根据权利要求9所述的FPGA芯片，其特征在于，所述前向检测模块包括写地址判断模块，所述写地址判断模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述写地址判断模块用于判断所述数据写入接口上当前帧待写入数据的行地址信息，并根据所述行地址信息，输出第二使能信号至与该行地址信息对应的存储子单元的使能端。
11.根据权利要求10所述的FPGA芯片，其特征在于，所述前向检测模块还包括帧数据检测模块，所述帧数据检测模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述帧数据检测模块用于检测所述数据写入接口上当前帧待写入数据的帧头标识和帧尾标识；
所述帧数据检测模块在检测到特定帧尾标识时，释放所有已使能的存储子单元，使得所有已使能的存储子单元的使能端处于复位状态；
所述帧数据检测模块在检测到特定帧头标识之后，若写地址判断模块输出第二使能信号，则使能对应的存储子单元。
12.根据权利要求11所述的FPGA芯片，其特征在于，所述FPGA芯片还包括第二逻辑电路，所述写地址判断模块和所述帧数据检测模块通过所述第二逻辑电路与每个存储子单元的使能端电耦合连接。
13.根据权利要求12所述的FPGA芯片，其特征在于，所述第二逻辑电路包括或运算、与运算、异或运算和非运算中的至少一种。
14.根据权利要求1所述的FPGA芯片，其特征在于，所述资源管理模块在检测到所有存储子单元的使能端处于复位状态之后，根据所述电子设备的当前使用状态，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元使能。
15.根据权利要求1所述的FPGA芯片，其特征在于，在所述资源管理模块根据所述电子设备的当前使用状态，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元使能之后，通过所述数据写入接口将待写入数据写入所述使能的一个或多个存储子单元。
16.根据权利要求15所述的FPGA芯片，其特征在于，所述内存单元还包括数据读取接口，所述资源管理模块与所述数据读取接口电耦合连接；
在所述数据写入接口将所述待写入数据写入所述使能的一个或多个存储子单元之后，所述资源管理模块通过所述数据读取接口检测每个已使能的存储子单元的数据读取状态；
并且，所述资源管理模块在根据每个已使能的存储子单元的数据读取状态，确定出该已使能的存储子单元满足预设的资源释放策略时，释放该已使能的存储子单元，使得该已使能的存储子单元的使能端处于复位状态。
17.根据权利要求16所述的FPGA芯片，其特征在于，所述资源管理模块检测所述数据读取接口上的读取数据的行地址信息，并确定出所述数据读取接口上的读取数据的行地址信息不包含当前已使能的存储子单元所存储的数据的行地址信息时，确定当前已使能的存储子单元满足预设的资源释放策略。
18.根据权利要求17所述的FPGA芯片，其特征在于，所述资源管理模块确定当前已使能的存储子单元满足预设的资源释放策略进一步包括：
在所述资源管理模块检测所述数据读取接口上的读取数据的行地址信息，并确定出所述数据读取接口上的读取数据的行地址信息不包含当前已使能的存储子单元所存储的数据的行地址信息之后，
进一步检测到所述数据写入接口未接收到新的待写入数据的时长大于预设时长，或者，
进一步检测到所述数据写入接口上的待写入数据的行地址信息不包含所述当前已使能的存储子单元所存储的数据的行地址信息的时长大于预设时长。
19.根据权利要求16所述的FPGA芯片，其特征在于，所述资源管理模块在释放所述当前已使能的存储子单元之后，若检测到所述数据写入接口接收到新的待写入数据，则重新使能所述被释放的存储子单元。
20.根据权利要求1所述的FPGA芯片，其特征在于，所述内存单元为RAM。
21.一种电子设备，其特征在于，所述电子设备包括：
数据采集模块和/或数据存储模块；以及
FPGA芯片，包括内存单元和资源管理模块，所述内存单元包括数据写入接口，且所述内存单元具有多个存储子单元，每个存储子单元包括使能端；所述资源管理模块与所述数据写入接口电耦合连接，并与每个存储单元的使能端电耦合连接；
所述数据写入接口与数据采集模块和/或数据存储模块电耦合连接；
所述数据采集模块用于采集数据并将采集的数据发送至所述数据写入接口和/或所述数据存储模块将该数据存储模块所存储的数据发送至所述数据写入接口；
所述资源管理模块能够通过所述数据写入接口获取所述电子设备的当前使用状态，并根据所述电子设备的当前使用状态，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元使能。
22.根据权利要求21所述的电子设备，其特征在于，多个所述存储子单元的大小相等。
23.根据权利要求21所述的电子设备，其特征在于，所述电子设备为相机，所述使用状态包括以下至少一种：
拍摄状态、视频回放状态。
24.根据权利要求21所述的电子设备，其特征在于，所述资源管理模块包括第一检测端和第一输出端，所述第一检测端与所述数据写入接口电耦合连接，所述第一输出端与每个存储单元的使能端电耦合连接。
25.根据权利要求21或24所述的电子设备，其特征在于，所述资源管理模块根据所述电子设备的当前使用状态对应的待写入数据的大小，输出第一使能信号。
26.根据权利要求25所述的电子设备，其特征在于，所述FPGA还包括前向检测模块，所述前向检测模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述资源管理模块根据所述电子设备的当前使用状态对应的待写入数据的大小，输出第一使能信号，以触发所述内存单元中的一个或多个存储子单元处于待使能状态；
所述前向检测模块在检测到所述数据写入接口接收到待写入数据后，输出第二使能信号，以使能所述待使能的存储子单元。
27.根据权利要求26所述的电子设备，其特征在于，所述FPGA芯片还包括第一逻辑电路，所述资源管理模块和所述前向检测模块通过所述第一逻辑电路与每个存储子单元的使能端电耦合连接。
28.根据权利要求27所述的电子设备，其特征在于，所述第一逻辑电路包括或运算、与运算、异或运算和非运算中的至少一种。
29.根据权利要求26所述的电子设备，其特征在于，所述待使能的存储子单元为多个；
所述前向检测模块在检测到所述数据写入接口接收到待写入数据后，根据每帧待写入数据的行地址信息，依次使能所述多个待使能的存储子单元，使得当前使能的待使能存储子单元在上一使能的待使能存储子单元写入行数据结束后被使能。
30.根据权利要求29所述的电子设备，其特征在于，所述前向检测模块包括写地址判断模块，所述写地址判断模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述写地址判断模块用于判断所述数据写入接口上当前帧待写入数据的行地址信息，并根据所述行地址信息，输出第二使能信号至与该行地址信息对应的存储子单元的使能端。
31.根据权利要求30所述的电子设备，其特征在于，所述前向检测模块还包括帧数据检测模块，所述帧数据检测模块与所述数据写入接口电耦合连接，并与每个存储子单元的使能端电耦合连接；
所述帧数据检测模块用于检测所述数据写入接口上当前帧待写入数据的帧头标识和帧尾标识；
所述帧数据检测模块在检...
【专利技术属性】
技术研发人员：孙辉，庹伟，陈星，麻军平，
申请(专利权)人：深圳市大疆创新科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。